Устройство для контроля

ЬСОЮЗ С 08 ЕТСНИХ М СООИАЛИСТИЧЕСН я РЕС 11 УБЛИН А 2 19) (11) 51) 4 С 06 Е 11/26 ОПИСАНИЕ ИЗОБРЕТЕНИН АВТОРСКОМУ СВИДЕТЕЛЬСТВУ ССР986. ГОСУДАРСТ 8 ЕННЫЙ НОМИТЕТ СССРПО ДЕЛАМ ИЗОБРЕТЕНИЙ И ОТНРЫТИИ(56) Авторское свидетельство СНф 1315983, кл. С 06 Р 11/26, 1(54) УСТРОЙСТВО ДЛЯ КОНТРОЛЯ(57) Изобретение относится к вычислительной технике и предназначено для контроля обмена информацией между управляющим и операционным автоматаии. 11 елью изобретения является по щение достоверности контроля. Устроиство содержит триггер управления 1,триггер блокировки 2, счетчик Э,пятьэлементов ИЛИ 6, 7, 8, 9, 25, дваэлемента задержки 1 О, 11, два элемента И 4,5, три регистра 12, 1 Э, 26,три блока памяти 14, 15, 27, двегруппы элементов ИСКЛЮЧАЮЩЕЕ ИЛИ 17,28, цве руппы элементов И 16, 29.Сущность изобретения заключается всоздании устройства для контроля свысокой достоверностью путемконтроляинвариантной относительно управляющего воздействия информации, формируемой операционным автоматом в ответ на данное воздействие. 2 ил.Изобретение относится к вычисли"тельной технике и может быть использовано для контроля обмена информацией между управляющим и операционным автоматами или между источникоминформации и устройствами обработки.Целью изобретения является повышение достоверности контроля.На чертеже приведена структурнаясхема предлагаемого устройства.Устройство содержит триггер 1, управления, триггер а блокировки,счетчик 3, первый и второй элементыИ 4 и 5, первый, второй, третий ичетвертый элементы ИЛИ 6-9, первый:и второй элементы 10 и 11 задержки,первый и второй регистры 12 и 13,первый и второй блоки 15 и 14 памя-.ти, первую группу из ш+и элементов И16.1-16,тп+и (и - число разрядов счетчика; ш - разрядность вектора логических условий), первую группу иэпНп элементов ИС 1 ЛЮЧЙОЩЕЕ ИЛИ 17 е 117.ш+и, выход 18 ошибки устройства.,выход 19 сигнала превышения заданного интервала времени контроля устройства, вход 20 синхроимпульсов устройства, вход а 1 запуска. устройства,вход аа сброса устройства, группувходов 23 кода управляющих сигналов устройства, группу входов а 4 логических условий устройства, пятый, ,элемент ИЛИ а 5, третий регистр аб,третий блок а 7 памяти, вторую груп"пу из ш элементов ИСКЛЮЧАКЩЕЕ ИЛИ28.1-28,ш, вторую группу из ш элементов И 29.1-а 9.ш вход "Ввод" 30устройства и вход 31 разрешения устройства,Устройство работает следующим образом.В исходном состоянии кратковременным сигналом сброса с входа аа уст".ройства триггер 1 управления и трилгер а блокировки устанавливаются вединичное состояние, а счетчик 3 ирегистры 12, 13 и аб - в нулевое.Элемент И 5 закрыт сигналом синверсного выхода триггера а блокировки для прохождения через негосинхроимпульсов с входа 20 устройст".ва на счетный вход счетчика 3.На адресном входе блока 27 памяти и на младших адресных входах блока 14 памяти присутствуют логическиенули, на старшем адресном входе блока 14 памяти - логическая единица.11 ри такой адресации блоков 27 и 14 5 10 15 20 25 Щ 35 40 45 50 55 памяти на выходах этих блоков форми руются нулевые коды. В результате на всех входах элемента ИЛИ 9 присутствуют логические нули и сигнал ошибки на выходе 18 устройства не вырабатывается.При поступлении из управляющего автомата по входу 21 сигнала запуска, сопровождаемого стробирующим сиг" налом по входу 31 устройства, выполняются следующие действия;а) триггер 1 управления переводится в нулевое состояние, при этом осуществляется запись в регистр 12 кода управляющих сигналов, в регистр аб записывается содержимое регист-.: ра 13;б) через первый и второй элементы ИЛИ б и 7 сигнал запуска поступает на Я-вход триггера а блокировки и устанавливает его в единичное состояние. Элемент И 5 закрывается для прохождения синхроимпульсов на счетчик 3.в) через время, определяемое элементом 10 задержки и необходимое для срабатывания регистров, для выборки, данных из блоков памяти, для срабатывания элементов групп ИСКЛЮЧАЮЩЕЕ ИЛИ, т.етех элементов, на которых производится фиксация и формирование сигнала ошибки, сигнал с выхода элемента 10 задержки через элемент ИЛИ 8 поступает на вход установки Ь ноль счетчика 3, обнуляя его.Через время, определяемое элементом 11 задержки, сигнал с выхода элемента 10 задержки поступает на К-вход триггера а блокировки. В результате сигналом с инверсного выхода триггера а открывается элемент И 5 и синхроимпульсы с входа а 0 устройства начинают поступать на счетчик 3,Через время, заданное для выполнения операции в операционном автоматепо сигналу запуска, по входу 24 поступает сигнал ответной реакции - вектор логических условий (ЛУ), сопровождаемый стробирующим сигналом "Ввод" по входу 30 устройства. При этом сигнал "Ввод" поступает через элемент ИЛИ 25 на 8-вход триггера 1 управления, переводя его в единичное состояние. По сигналу с прямого выхода триггера 1 осуществляется запись в регистр 13 значения вектора ЛУ.При этом адрес блоков 14 и 15 памяти содержит в старшем разряде "1" (состояние прямого выхода триггера 1 управления),а в младших - значение кода управляющих сигналов (КУС),зафиксированного в регистре 12. Зна- . 5чение КУС является также адресом ,блока 27 памяти. По этому адресу вблоке 15 памяти хранится информацияо векторе ЛУ, имеющих известныезначения для данного КУС, а такжекод контрольного времени выполненияоперации для этого КУС; в блоке 14памяти - информация о маскированиитех компонент вектора ЛУ и тех разрядов кодов времени, для которых нет 15априорных знаний их значений; в блоке 27 памяти - информации о маскировании не инвариантных к данному КУСкомпонентах вектора ЛУ. Далее выполняются действия, отмеченные в пп. 20б) и в) при поступлении сигнала запуска.Через время, заданное для выработки управляющим автоматом нового КУС,соответствующего поступившему на 25него вектору ЛУ, управляющий автомат.выдает по входу 23 КУС, сопровождаемый стробирующим сигналрм по входу31 устройства.При этом сигналом по входу 31 3 Отриггер 1 управления переводится внулевое состояние. Сигналом с егоинверсного выхода осуществляется запись КУС в регистр 12 и запись врегистр 26 информации о векторе ЛУ,хранимой в регистре 13. Далее выполняются действия, отмеченные в пп.б), в) при поступлении сигнала запуска. При этом адрес блоков 14 и 15памяти содержит в старшем разряде . 4 О"О" (состояние единичного выходатриггера 1 управления), а в младпых - значение КУС, Адрес блока 27памяти равен КУС. По этим адресамв блоке 15 памяти хранятся постояно 45ные значения компонент векторов ЛУ,под действием которых может вырабатываться управляющим автоматом данный КУС, а также контрольное времяего формирования. В блоке 14 памятихранится информация о маскированиитех компонент векторов 14 и тех разрядов кодов времени, которые контролю не подлежат, а в блоке 27 памяти - информация о маскировании неннвариантных к данному КУС компонентах вектора ЛУ.Через время, заданное для выполнения операций в операционном автомате под действием выработанного КУС, из операционного автомата по входу 24 поступает новый вектор ЛУ, сопровождаемый сигналом "Ввод", и осу - ществляются операции, аналогичные рассмотренным.Сигнал сброса по входу 22 переводит устройство в исходное состояние.При исправной работе контролируемых автоматов на первых и (или) вторых входах элементов И 16.1- 16.щ+и и 29.1-29,ш первой и второй групп присутствуют логические нули вследствие поразрядного совпадения ожидаемой и реальной информаций или из-за маскирования данных разрядов, поэтому на выходах указанных элементов И, а следовательно, и на выходах элементов ИЛИ 9 и элемента И 4 присутствует нулевой сигнал. В результате на выходе 18 ошибки устройства сигнал ошибки не появляется.Если сбой в работе управляющего или операционного автомата привел к преждевременному формированию или задержке в выработке КУС или вектора ЛУ, то код, снимаемый с выхода счетчика 3, не совпадает с кодом, поступающим из блока 15 памяти, хотя бы в одном разряде, не замаскированном информацией с блока 14 памяти. На выходе соответствующего элемента И первой группы элементов И с (щ+1) - го по (ш+ц)-й появляется единичный сигнал, который при поступлении единичного сигнала на первый вход элемента И 4 поступает на выход 18 ошибки устройства.Если в результате сбоев или отказов КУС или векторы ЛУ не вырабатываются, то подача синхроимпульсов на счетчик 3 не прекращается. В результате на выходе переполнения счетчика появляется сигнал, поступающий на выход 19 превышения заданного интервала времени контроля устройства. Если сбой привел к ложному формиророванию для данного КУС вектора Лу, топоявится единичный сигнал на выходе хотя бы одного элемента первой группы элементов И с первого по щ-й нз-за несоответствия незамаскированных компонент вектора ЛУ априорно известным значениям (из-за несоответствия между замаскированной бло1396145 20 25 30 Формула изобретения Устройство для контроля по авт.св. Ф 1315983, о т л и ч а ю щ е е -с я тем, что, с целью повышения Составитель Н, Молчанов1 ехред М,Дидык. Корректор Н. Король Редактор А. Лежнина Заказ 2496/50 Гираж 704 ПодписноеВНИИПИ Государственного комитета СССРпо делам изобретений и открытий113035, Москва, Ж, Раушская наб д. 4/5 Производственно-полиграФическое предприятие, гУжгород, ул. Проектная, 4 ком 14 памяти информацией регистра13 и информацией с блока 15 памяти);появится единичный сигнал на выходе хотя бы одного элемента второйгруппы элементов И из-за измененийсреди инвариантных относительно данных КУС компонент вектора ЛУ (из-занесоответствия информации регистра13 информации регистра 26 с учетоммаскирования соответствующих разрядов информацией с блока 27 памяти,В обоих случаях эти сигналы вызовут появление единичного сигнала навыходе элемента ИЛИ 9, При разблокировании элемента И 4 сигналом с выхода элемента 10 задержки единичныйсигнал поступит на выход 18 устройства, свидетельствуя об ошибке,Если сбой привел к ложному формированию КУС, то появится единичныйсигнал на выходе хотя бы одного изэлементов первой группы элементов Ис первого по тп-й. На выходах элементов второй группы элементов И 29.129,ш присутствуют нули, так как врегистрах 12 и 26 находится идентич.ная информация, При появлении единич-,ного сигнала на выходе элемента 10задержки на выходе 18 устройствасформируется сигнал ошибки. достоверности контроля, устройствосодержит пятый элемент ИЛИ, третийблок памяти, третий регистр, вторуюгруппу из ш элементов И, вторуюгруппу из ш элементов ИСКЛЮЧАЮЩЕЕИЛИ, причем вход ввода устройствасоединен с первым входом пятого элемента ИЛИ, второй вход которого соединен с входом сброса устройства,выход пятого элемента ИЛИ соединенс Б-входом триггера управления,К-вход которого соединен с входомразрешения устройства, инверсный вы -ход триггера управления соединен свходом синхронизации третьего регистра, информационные входы которогосоединены с соответствующими выходами второго регистра, К-вход третьего регистра соединен с входом сброса устройства, разрядные выходы третьего регистра соединены с первымивходами элементов ИСКЛЮЧАЮЩЕЕ ИЛИвторой группы, вторые входы которых соединены с группой выходов второго регистра, группа адресных входов третьего блока памяти соединенас группой разрядных выходов первогорегистра, информационные выходы третьего блока памяти соединены с первыми входами элементов И второй группя, вторые входы которых соединеныс соответствующими выходами элементов ИСКЛЮЧАЮЩЕЕ ИЛИ второй группы,выходы элементов И второй группысоединены с соответствующими входамичетвертого элемента ИЛИ.