Усилитель считывания

(56) Авторское У 1244716, кл.Авторское с У 1280450, кл. свидетельство СССР С 11 С 7/00, 1984, идетельство СССР С 11 С 7/00, 1985,ГОСУДАРСТВЕННЫЙ КОМИТЕТ СССР ПО ДЕЛАМ ИЗОБРЕТЕНИЙ И ОТКРЫТ ОПИСАНИЕ ИЗОК А 8 ТОРСКОМУ СВИДЕТЕ(57) Изобретение относится к вычислительной техниКе и может быть применено при создании усилителей считывания для запоминающих устройств. Целью изобретения является повышение быстродействия усилителя считывания. Усилитель считывания содержит эмиттерные повторители на транзисторах 7, 8 и резисторах 9 и 10, дифференциальный каскад на транзисторах 11 и 12, двухзмиттерный ограничительный транзистор 13, первый и второй генераторы 18 и 19 тока на транзисторах, резисторы 14-16, шину 5 питания, вход 17 опорного напряжения. Применение ограничительного транзистора 13 и опорное напряжение на входе 17 приводят к ограничению снизу рабочего перепада напряжения на базах транзисторов 11 и 12 по сравнению с перепадами напряжений на базах транзисторов 7 и 8, в реэуль- а тате чего повышается быстродействие усилителя считывания. 1 ил.ХОпорное напряжение на входе 17 и транзистор 13 снижают рабочий перепад напряжения на базах транзисторов 11 и 12 по сравнению с перепадами напряжений на входах 1 и 2 и тем са 55 1136891Изобретение относится к вычислительной технике и может быть применено при создании усилителей считывания для запоминающих устройств.Целью изобретения является по-.вьппение быстродействия усилителя считыванияНа чертеже представлена принципиальная схема предлагаемого усилителя считывания.На схеме обозначены первый и второй 2 информационные входы, первый3 и второй 4 выходы усилителя считывания, шина 5 питания и шина 6 нулевого потенциала,Усилитель считывания содержит первый 7 и второй 8 транзисторы эмиттерных повторителей, первый 9 и второй10 резисторы, первый 11 и второй 12 20транзисторы дифференциального каскада, двухэмиттерный ограничительныйтранзистор 13, с третьего по пятыйрезисторы 14-16.На чертеже обозначен вход 17 опорного напряжения усилителя. Усилитель считывания содержит также транзисторы 18 и 19 первого и второгогенераторов тока,Усилитель считывания работает следующим образом.Сигналы, поступающие на входы 1 и2, транслируются на базы транзисторов 11 и 12 соответственно черезтранзисторы 7 и 8 и резисторы 9 и 10при протекании по ним тока от транзисторов 18 и 19, на базы которыхпоступает с резистора 16 опорноенапряжение.Транзисторы 11 и 12 и резисторы 4014 и 15 образуют дифференциальныйкаскад, причем сигнал на выходы 3 и4 снимается соответственно с резисторов 14 и 15.При поступлении на вход 1 сигнала высокого уровня, а на вход 2низкого уровня открывается транзистор 11 и закрывается транзистор 12,на выходе 3 - низкий уровень, а навыходе 4 - высокий. При поступлении 50противоположной информации соответственно меняется состояние транзисторов 11 и 12 и выходов 3 и 4. 8 2мым повышают быстродействие усилителя.Для обеспечения этого величину опорного напряжения на выходе 17 необходимо выбрать в соответствии с условиемоОэб+ 3 9 г 1) оо 06 + Цэб егде О 6 - напряжение на базе транзистора 11 (или 12) при логической "1" на входе 1 (или2);Б,6 - падение напряжения на переходе база-эмиттер транзистора 13;Я, - температурный потенциал;О, - опорное напряжение на входе 17;напряжение на базе транзис 6тора 12 (или 11) при логическом "0" на входе 2 (или1) относительно шины 6.формула изобретенияУсилитель считывания, содержащий первый и второй эмиттерные повторители на транзисторах, эмиттеры кото- . рых подключены к первым выводам первого и второго резисторов, дифференциальный каскад на транзисторах, первый и второй генераторы тока на транзисторах и с третьего по пятый резисторы, причем коллекторы транзисторов первого и второго эмиттерных повторителей и первые выводы третьего и четвертого резисторов соединены с шиной питания, базы транзисторов первого и второго эмиттерных повторителей являются информационными входами устройства, вторые выводы первого и второго резисторов соединены соответственно с базами первого и второго транзисторов дифференциального каскада, коллекторы которых подключены соответственно к вторым выводам третьего и четвертого резисторов и являются соответственно первым и вторым выходами усилителя, эмиттеры первого и второго транзисторов дифференциального каскада соединены с первым выводом пятого транзистора и базами транзисторов первого и второго генераторов тока, коллекторы которых подключены соответственно к базам первого и второгоСоставитель Т. ЗайцеваТехред Л.Олийнык КорректорМ. Максимишинец Редактор А. Ворович Заказ 307/53 Тиразк 590 Подписное ВНИИПИ Государственного комитета СССР по делам изобретений и открытий 113035, Москва, Ж, Раушская наб., д. 4/5Производственно-полиграфическое предприятие, г. Ушгород, ул. Проектная, 4 З 13689 транзисторов дифференциального каскада, эмиттеры транзисторов первого и второго генераторов тока и второй вывод пятого резистора соединены с шиной нулевого потенциала, о т л ич а ю щ и й с я тем, что, с целью повышения быстродействия, в него введен двухэмиттерный ограничительный 18 4транзистор, база которого являетсявходом опорного напряжения усилителя,а коллектор соединен с шиной питания,причем первый и второй эмиттеры ограничительного транзистора подключены соответственно к базе первого ик базе второго транзисторов дифференциального каскада.