Запоминающее устройство с контролем цепей обнаружения ошибок

СОЮЗ СОВЕТСНИХСОЦИАЛИСТИЧЕСКИХРЕСПУБЛИН 29 00 ИСАНИЕ БРЕТЕ ТВУ 0 ГОСУДАРСТВЕННЫЙ НОМИТЕТ СССР ПО ДЕЛАМ ИЗОБРЕТЕНИЙ И ОТКРЫТИ ВТОРСКОМУ СВИДЕТЕ(56) Авторское свидетельство СССР9 767845, кл. С 11 С 29/00, 1978Авторское свидетельство СССР9 982099, кл. С 11 С 29/00, 1981. 54) ЗАПОМИНАЮЩЕЕ УСТРОЙСТВО С КООЛЕМ ЦЕПЕЙ ОБНАРУЖЕНИЯ ОШИБОК(57) Изобретение относится к облас вычислительной техники, в частност к запоминающим устройствам, Цель изобретения - упрощение и повьппени разрешающей способности устройства при локализации неисправностей. Ус ройство содержит регистр 1 данных, регистр 2 контрольной информации, шифратор 3, блок 4 сравнения, деши ратор 5, блок 6 памяти, адресуемый буферный регистр 7 и блок 8 управления. 1 ил.67046 2 1 13Изобретение относится к вычислительной технике и может быть использовано в качестве запоминающего уст"ройства в вычислительных машинах,Цель изобретения - упрощение иповышение разрешающей способностиустройства при локализации неисправ" ностей,На чертеже изображена структурнаясхема запоминающего устройства с обнаружением ошибок,Устройство содержит регистр 1данных, регистр 2 контрольной информации, шифратор 3, блок 4 сравнения,дешифратор 5, блок 6 памяти, адресуемый буферный регистр 7, блок 8управления, индикаторный выход 9,информационный выход 10, адресныйвход 11, информационный вход 12,управляющий вход 13,Шифратор 3 вырабатывает контрольные разряды корректирующего кода,например кода Хемминга.В качестве адресуемого буферногорегистра 7 может быть использованамикросхема К 589 ИР 12Устройство работает следующим образом,При.записи в одну из ячеек блока 6 памяти по адресному входу 11устройства поступает адрес выбранной ячейки, Блок 8 управления вырабатывает необходимую последовательность сигналов записи. Поступающиепо информационному входу 12 сыгналызаписываются в регистр 1, а с еговыхода переписываются в адреснуюячейку блока 6 памяти, а также поступают на вход шифратора 3. На выходешифратора 3 появляются контрольныеразряды кода, которые также записываются в адресуемую ячейку блока 6памяти.При записи информации в регистр 7на адресном входе 11 устройства появляется адрес регистра 7, Информация из регистра 1 записывается в регистр 7, Контрольные разряды кода,выработанные шифратором 3, никудане записываются и пропадают.При считывании информации из ка:кой-либо ячейки блока 6 на его адресный вход поступает адрес выбранной ячейки, Блок 8 управления вырабатывает последовательность сигналовсчитывания, которые управляют работой блока 6, Записанная в выбраннойячейке 6 информация считывается врегистры 1 и 2, причем в регистр 1 10 15 20 25 30 35 40 45 50 поступает информация, ранее записанная в ячейку блока 6 из регистра 1,а в регистр 2 - ранее записанная вячейку с выхода шифратора 3. Из записанной в регистр 1 информации шифратор 3 вновь формирует проверочныеразряды, которые поступают на входблока 4 сравнения. При совпаденииих с проверочными разрядами, находящимися в регистре 2, блок 4 сравнения, а за ним дешифратор 5 вырабатывают сигналы, соответствующие наличию безошибочной информации на выходе 9 устройства,При несовпадении проверочных разрядов дешифратор 5 выдает на выход10 устройства сигнал, по которомуопределяется информационный разрядили разряды) на выходе 9 устройства,содержащий ошибочную информацию,В частности, в классическом кодеХемминга двоичная запись информациина выходе дешифратора 5 соответствует номеру ошибочного разряда.Эта ошибка может быть вызвана каксбоями и отказами элементов блока 6,так и отказами цепей обнаруженияошибок. После описания особенностейсчитывания информации из регистра 7будет показано, как производится локализация отказа,При чтении информации из регистра 7 на адресном входе 11 устройствагенерируется его адрес,. Информацияиэ регистра 7 переписывается в регистр 1 и в регистр 2, Так как ре-.гистр 7 содержит меньше разрядов,чем ячейки блока 6, информация с еговыходов полностью заполняет регистр2 и лишь частично регистр 1, Остальные разряды регистра 1 заполняютсянулями, Далее процесс идет аналогично процессу. считывания информациииз ячейки блока 6.Ошибки блока 6 достаточно простоотделяются отошибок цепей коррекции. Для этого достаточно последовательно записать и считать одинаковуюинформацию в различные ячейки бло-.ка 6. Неизменность ошибки говорит онеисправности цепей коррекции, впротивном случае имеет место отказ вячейках блока 6. Для локализации отказа в цепяхкоррекции в регистр 7 записываетсянулевая информация. При чтении этойинформации из регистра 7 на выходе9 устройства должна быть информация,046 35 з 1367состоящая из нулей, В противном случае произошел отказ в регистре 7 илив регистре 1, Если теперь записатьи считать информацию, состоящую изнулей, в одну из ячеек блока 6, отсутствие нулевой информации на выходе 9 устройства говорит об отказев информационном регистре, наличиеоб отказе в регистре 7, Данную проце 10дуру повторяют для информации, состоящей только иэ единиц, При правильной работе регистра 7 и регистра 1 на выходе 9 устройства должныбыть единицы в тех разрядах, входыинформационного регистра которых связаны с выходами разрядов регистра 7,и нули - в остальных разрядах,При правильной работе регистра 7и регистра 1 проверяются шифратор 3ф 20регистр 2, блок 4 сравнения и дешифратор 5.Если при чтении информации, состоящей из нулей и записанной в регистр 7, на выходе 10 устройства появляется сигнал, указывающий наошибку в каком-либо разряде выхода9 устройства, проверяется работадешифратора 5, блока 4 сравнения,шифратора 3 и регистра 2, Для этогов регистр 7 последовательно записывается и считывается информация такого вида, чтобы при чтении из регистра 7 в регистр 1 заносились только нули, а информация в регистре 2изменялась от цикла к циклу. Еслипри этом подобрать такую комбинацию,что на выходе дешифратора 5 появляется сигнал отсутствия ошибки, неисправен шифратор 3 или входныецепи блока 4 сравнения со сторонышифратора 3, В противном случаев регистр 7 последовательно записывается и считывается такая информация, чтобы при чтении из регистра 7в регистр 2 постоянно заносились.нули, а в регистре 1 информация изменялась от цикла к циклу. Если удастсяподобрать такую комбинацию, что навыходе дешифратора 5 появится сигналотсутствия ошибки, неисправен регистр 2 или входные цепи блока 4 сравнения со стороны регистра 2, Если нет,неисправен дешифратор 5 или выходныецепи блока 4 сравнения.Данную процедуру проверки повторяют, заменяя нули единицами.Таким образом, в описанном устройстве одиночные отказы типа константного нуля или константной единицы локализуются с точностью до двухфункциональных блоков в худшем случае,Формула иэ обретения Запоминающее устройство с контролем цепей обнаружения ошибок, содержащее регистр данных, регистр контрольной информации, шифратор, блок сравнения, дешифратор, блок памяти и блок управления, причем выходы регистра данных соединены с входами шифратора и входами информационных разрядов блока памяти и являются информационными выходами устройства, выходы шифратора соединены с первой группой входов блока сравнения и входами контрольных разрядов блока памяти, выходы информационных разрядов блока памяти соединены с первой группой входов регистра данных, выходы контрольных разрядов блока памяти подключены к входам регистра контрольной информации, выходы которого подключены к второй группе входов блока сравнения, выход блока сравнения подключен к входу дешифратора, выход .которого является индикаторным выходом устройства, адресный вход блока памяти является адресным входом устройства, вторая группа входов регистра данных является информационными входами устройства, первый и второй выходы блока управления подключены соответственно к входу обращения и входу записи-чтения блока памяти, вход запуска блока управления является управляющим входом устройства, о т л ич а ю щ е е с я тем, что, с целью упрощения и повышения разрешающей способности устройства при локализации неисправностей, в него введен адресуемый буферный регистр, входы разрядов которого подключены к выходам регистра данных, адресный вход соединен с адресным входом устройства, вход записи-чтения адресуемого буферного регистра подключен к второму выходу блока управления, первая группа выходов адресуемого буферного регистра подключена к входам регистра контрольной информации, вторая группа выходов адресуемого буферного регистра соединена с первой группой входов регистра данных.