Устройство для сравнения чисел

СОЮЗ СОВЕТСНИХСОЦИАЛИСТИЧЕСКИХ РЕСПУБЛИН 51)4 С 06 Г 7/ ОСУДАРСТВЕННЫЙ КОМИТЕТ С ПО ДЕЛАМ ИЗОБРЕТЕНИЙ И ОТК Е ИЗОБРЕТ ЕПЬСТВУ АВТОРСКОМ-24 юл. Р 48хов, А.М.Стефан 088.8) свидетельс С 06 Р 7/О идетельств С 06 Е 7/О во СССР 1984. СССР 1983,ОЙСТВО ДЛЯ ретение от лительной едназначен СРАВНЕНИЯ ЧИосится к цифехнике и авт) у ) И а вои вычи тике и пдвоичных,ля сравнениягебраически,ков. Цель изо конца среполисел как етом их з расширени так и с ретения ласти примене(56) Авторское9 1180878, кл.Авторское сУ 1083181, кл. ния за счет сравнения чисел с учетомзнаков и повышение быстродействияпри сравнении чисел, поступающихстаршими разрядами вперед. Устройство содержит генератор импульсов 1,элементы НЕ 2, 12, 13, триггеры знаков 5, 6, регистры 10, 11, элементыИ 14-19, элементы ИЛИ 20, 21, элементы памяти 22, 23, счетчик 25, элемент ИЛИ-НЕ 24. Запись чисел в регистры производится параллельным кодом, сравнение чисел - поразрядно сучетом знаков, причем в случае АВи А.( В сигнал конца цикла Формируется при Формировании первого результата. При равенстве чисел сигналцикла формируется по сигналу пенения счетчика. 1 ил.1 О Изобретение относится к цифровойвычислительной технике и автоматике и предназначено для сравнения двухчисел, представленных в прямом коде,с учетом их знаков,Цель изобретения - расширение области применения за счет возможностисравнения чисел с учетом знаков и повышения быстродействия при сравнениичисел, поступающих старшими разрядами вперед.На чертеже представлена функциональная схема устройства.Устройство содержит генератор 1импульсов, элемент НЕ 2, входы 3 и 4знаковых разрядов чисел, триггеры 5и 6 знаков, элемент И 7, входы 8, 9первого и второго чисел, регистры10, 11 первого и второго чисел, элементы НЕ 12 - 15 анализа разряда,элементы И 6 - 19 анализа знаков,элементы ИЛИ 20 и 2, элементы памяти 22 и 23, элемент ИЛИ-НЕ 24, счетчик 25, первый 26 (А сВ), второй 27(А=В) и третий 28 (А ) В) выходы устройства.В исходном состоянии триггеры 5и 6, элементы памяти 22 и 23, счетчик 25 и регистры 1 О и 11 установлены в "0", генератор 1 импульсов заперт.Сравниваемые двоичные числа одновременно поступают соответственно впервый 1 О и второй 11 регистры параллельным кодом, Знаки сравниваемыхчисел определяются наличием или отсутствием сигналов на входах знаковых разрядов первого 4 и второго 3чисел, Если числа положительные, тона входах 3 и 4 устанавливаются нулевые сигналы, если отрицательные,то - единичные сигналы, что вызывает переключение обоих триггеров 5 и6 в "1", Если знаки чисел различны,то единичный сигнал подается на,тотвход знака, номер которого соответствует отрицательному числу, Таким образом, .если число положительное, тосоответствующий ему триггер знакаостанется в состоянии "0", если жечисло отрицательное, то соответствующий ему триггер знака устанавливается в состояние "1", Регистры 1 О и 11состоят из М триггеров, т.е. имеютразрядность, равную числу Ю.Работа устройства рассматриваетсяв трех вариантах, определяемых возможными комбинациями чисел: оба чис 20 25 30 35 40 45 50 55 ла положительные, оба числа отрицательные, числа имеют разные знаки.Первый вариант - оба положительные.По команде запуска (цепи запуска на чертеже не показаны) генератор 1 импульсов начинает вырабатывать прямоугольные импульсы определенной частоты. Эти импульсы одновременно поступают через разрешенный элемент И 7 на счетные входы всех элементов памяти обоих регистров, производя сдвиг информации вправо, т.е. в сторону уменьшения разрядности чисел, и на счетный вход счетчика 25, который считает количество импульсов, поступивших с генератора 1 импульсов в схему устройства.Одновременно с поступлением чисел в регистры 10 и 11 информация о их знаках поступает на входы 4 и 3 знаков первогр и второго чисел, Так как числа в данном случае положительны, то на входы 3 и 4 поступают сигналы "0", что не изменяет состояний обоих триггеров.В этом случае сигнал 1" поступает с инверсного выхода триггера 5 на первый вход элемента И 16, а с инверсного выхода триггера 6 - на второй вход элемента И 18, разрешая их работу. Сигнал "0" поступает с прямых выходов триггеров 5 и 6 соответственно на вторые входы элементов И 19 и 18, запирая их.Сравнение чисел производится по" разрядно. При равенстве значений текущих разрядов на входы логических элементов И 14 и 15 поступают разно- полярные сигналы, поэтому на их выходах будут присутствовать сигналы 0, что не вызывает переключений элементов И 16 и 17 и элементов ИЛИ 20 и 21, и, таким образом, элементы памяти 22 и 23 остаются в исходном состоянии. Если в сравниваемых текущих разрядах присутствуют различные сигналы, например А В, т.е. с последнего триггера регистра 10 в схему поступает сигнал "1", а с последнего триггера регистра 11 - сигнал "О", то в этом случае 1 будет присутствовать на выходах элемента НЕ 12, элементов И 14 и 16, элемента ИЛИ 20, что приведет к переключению триггера 22 в единичное состояние и на выходе схемы 28 появится сигнал отображающий значение результатасравнений первого числа А и второго числа В в виде А) В.Если же в регистрах 10 и 11 записаны одинаковые числа и с одинаковыми знаками, то в этом случае в каждом текущем сравниваемом разряде чисел присутствуют одинаковые значения логических сигналов, что не вызовет переключения ни одного из триггеров 22 и 23. Для этого случая в схеме предусмотрен счетчик 25, считывающий количество поступивших сигналов от генератора 1 в схему. Как только счетчик сосчитает И+1 число импульсов, на его выходе появится сигнал "1", который приводит к появлению сигнала "1" на выходе устройства 27, отображающего состояние А = В.При переключении любого из триггеров 22 или 23 или появлении сигнала "1" на выходе счетчика 25 на выходе элемента ИЛИ-НЕ 24 формируется сигнал "0", который приведет к отключению элемента И 7 и запиранию генератора 1 импульсов. Этот же сигнал"0", инвертируясь в элементе НЕ 2, поступает на вход сброса каждого эле мента памяти схемы, т.е. триггеров 5 и 6, элементов памяти 22 и 23, триггеров регистров 10 и 11 и счетчик 25, сбрасывая их в нулевое состояние и подготавливая схему устройства к следующему циклу функционирования.Схема работает аналогично при соотношении чисел А (В с той лишь разницей, что сигнал "1" появится на выходе 26 устройства, отображая состояние АВВторой вариант - оба числа отрицательные.При данном варианте работа схемы аналогична работе по первому варианту. Одновременно с поступлением чисел в регистры 10 и 11 на оба входа 3 и 4 знаков подаются сигналы "1", что вызывает переключение триггеров 5 и 6 в единичное состояние. Сигналы "1" с прямых выходов триггеров 5 и 6 поступают соответственнона вторые входы элементов И 19 и 18, разрешая их работу. Сигнал 0" с инверсных выходов триггеров 5 и 6 поступает соответственно на первый вход элемента И 16 и на второй вход элемента И 17, запирая их. Таким образом, сигнал "1" на элементы памяти 22 и 23 через элементы ИЛИ 20 и 21 соответственно может поступить только от элементовИ 18 и 19. В данном случае большимявляется число с меньшим модулем,что и выявляет схема. Например, еслис последних элементов памяти регистра 10 поступает сигнал "0", а регистра 11 - "1", то сигнал "1" сформируется на выходе элемента И 15 и, прой 10 дя через разрешенный элемент И 18,приведет к переключению элемента памяти 22, что вызовет появление сигнала "1" на выхоце 28 устройства, т.е.,АВ.15 Третий вариант - числа имеют разные знаки,Для определенности предположим,что АВ, т.е. А - положительное число, а В - отрицательное. В этом слу 20 чае сигнал "1" поступит на вход 3знака, переключая триггер 6 в единичное состояние. Единичные сигналы,снимаемые с пряМого выхода. триггера6 и инверсного выхода триггера 5,25 поступают соответственно на второйвход элемента И 18 и первый вход элемента И 16. При первом же появленииразличных логических сигналов навыходах последних элементов памяти30 регистров 1 О и 11 сигнал "1" сформируется или на выходе элемента И 15,или на выходе элемента И 14, что приведет к переключению элемента памяти22 и появлению сигнала "1" на выходеЗ Устройства 28, т е А ВИтак, в данном случае независимоот модуля сравниваемых чисел их соотношение определяется по их знакам.Дальнейшая работа схемы аналогич 40 на работе при первом варианте.Формула и з о б р е т е н и яУстройство для сравнения чисел,содержащее генератор импульсов, счетчик, узлы коммутации, управляющий45 элемент И, управляющий элемент НЕ,1два элемента И анализа разрядов,элемент НЕ анализа разрядов,два элемента памяти, причем выходыпервого и второго узлов коммутацииявляются входами первого и второгосравниваемых чисел устройства, а выходы подключены к первым входам первого и второго элементов И анализаразрядов, выходы элементов памятиявляются выходами "Больше" и "Меньше"устройства, о т л и ч а ю щ е е с ятем, что, с целью расширения областиприменения за счет возможности сравнения чисел с учетом знаков и повы183 Составитель Е.ИвановаРедактор М.Келемеш Техред Л.Олийнык Корректор В.Бутяга Заказ 6361/39 Тираж 671 Подписное ВНИИПИ Государственного комитета СССР по делам изобретений и открытий 113035, Москва, Ж, Раушская наб., д. 4/5Производственно-полиграФическое предприятие, г, Ужгород, ул. Проектная, 4 5 1363 шения быстродействия при сравнении чисел, поступающих старшими разрядами вперед, узлы коммутации выполнены на регистрах сдвига, в устройство введены триггеры знаков, второй элемент НЕ анализа разрядов, четыре элемента И анализа знаков, два элемента ИЛИ и элемент ИЛИ-НЕ, причем входы знаковых разрядов первого и 10 второго сравниваемых чисел устройства соединены с входами установки в кдиничное состояние первого и второго триггеров зубаков, прямые выходы которых соединены с первыми. входами 15 соответственно первого и второго элементов И анализа знаков, вторые входы которых соединены с выходами соответственно первого и второго элементов И анализа разрядов и первыми вхо дами третьего и четвертого элементов И анализа знаков, вторые входы которых подключены к инверсным выходам соответственно первого и второго триггеров знаков, выходы первого и 25 второго элементов И анализа знаков подключены к первым входам соответственно первого и второго элементов ИЛИ, вторые входы которых соединеныс выходами соответственно четвертогои третьего элементов И анализа знаков, а выходы подключены к входамустановки в единичное состояние соответственно первого и второго элементов памяти, выходы которых соединенысоответственно с первым и вторымвходами элемента ИЛИ-НЕ, выход которого соединен с первым входом управляющего элемента И и через управляю- .щий элемент НЕ - с входами установки и нулевое состояние регистровсдвига, триггеров знаков, элементовпамяти и счетчика, выход переполнения которого подключен к третьемувходу элемента ИЛИ-НЕ и является выходом "Равно" устройства, выход гене"ратора импульсов подключен к второмувходу управляющего элемента И, выходкотброго соединен с входами сдвигапервого и второго регистров сдвига,выходы которых соответственно черезпервый и второй элементы НЕ анализаразрядов соединены с вторыми входамисоответственно второго и первого элементов И анализа разрядов,