Цифровой калибратор фазы

(56) Авторское с9 834596, кл, ОАвторское свид11 798891, кл. О сутов 088.8)идетельство СССР 1 В 25/04, 1978.етельство СССР 1 К 25/04, 1979. ГОСУДАРСТВЕННЫЙ КОМИТЕТ СССРПО ДЕЛАМ ИЗОбРЕТЕНИЙ И ОТКРЫТИИ(54) ЦИФРОВ 011 КАЛИБРАТОР ФАЗЫ (57) Изобретение относится к информа . ционно-измерительной технике и может быть использовано в устройствах фазовых измерений. Цель изобретения - повышение точности и уменьшение, дискретности воспроизведения фазового сдвига в широком диапазоне час- тот - достигается за счет введения микропроцессорного вычислителя 2 и счетчика 4, а также введения новых фуьпсциональных связей. Цифровой калибратор, кроме того, содержит блок1 установки, широкодиапазонный генератор 3, два канала 5 и 6 формирования сдвинутых по фазе синусоидальных сигналов, состоящие из блоков 7и 8 сравнения кодов, цифроаналоговых 9 и 10 и аналого-цифровых 11и 12 преобразователей, арифметических блоков 13 и 14, управляемыхфильтров 15 и 16 нижних частот, блоков 17 и 18 выборки и запоминания,регулируемых источников 19 и 20постоянного напряжения, сумматоров21 и 22 и блоков 23 и 24 оперативнойпамяти. Использование предлагаемогокалибратора в сравнении с известным позволяет повысить точность задаваемого фазового сдвига до 0,001довести дискретность регулированияразности фаз до 10 ф, обеспечить автоматическую проверку фазометрических устройств, использовать толькостандартные элементы и обеспечитьвысокую технологичность устройства1 13524Изобретение относится к информациодпдо-измерительной технике, в частности к Фазовым измерениям.Цель изобретения - повышение точ"5 ности и уменьшение дискретности воспроизведения Фазового сдвига в широком диапазоне частот.На чертеже приведена структурная схема устройства. 10Цифровой калибратор Фазы соцержит блок 1 установки, который соединен с входом микрапроцессорддого вычислителя 2, выход которого соединен с управляющди входом широко диапазонного генератора 3, последовательно соединенного со счетчиком 4, и два канала 5 и б Формирования сдвинутых по Фазе синусоидальных сигналов, состоящие соответственно из 2 О блоков Э и 8 сравнения кодов (БСК), цифроаналоговых преобразователей 1 УЛ 9 н 10, аналого-.цифровых преобразователей АЦП 11 и 12, арчфметических блоков 13 и 14, управляемых 25 фильтров 15 и 16 нижних частот (ФНЧ), блоков 17 и 18 выборки и запоминания (БВЗ), регулируемых источников 19 и 20 постоянного напряжения (ИПН), сумматоров 21 и 22 и блоков 23 и 24 30 оперативной памяти (БОП), причем первые вход блока 7 (8) сравнения кодов и вход блока 23 (24) оперативной памяти соединены с выходом микропроцессорного вычислителя 2, а выход3 счетчика 4 соединен с адресньи входом блока 23 (24) оперативной памяти, выход которого соединен с входом ЦАП 9 (10) и с вторым входом блока 7 (8) сравнения кодов, один вы О ход которого связан с арифметическим блоком 13 (14), а другой - с блоком 17 (18) выборки и запоминания, последовательно соединенным с ЛЦП 11 (12), арифметическим блоком 13 (14) и ФНЧ 15 (1 б), второй вход которого соединен с выходом ЦАП 9 (10), а выход ФНЧ 15 (16) соединен с первым входом суьяатора 21 (22), выход которого соединен с вторьи входом блока 17 (18) выборки и запоминания, при зтем второй выход арифметического блока 13 (14) через регулируемый источник 19 (20) постоянного напряжения соединен с вторым входом сумматора 21 (22), выход которого является выходом канала.Микропроцессорный вычислитель (МПВ), построенный на базе микропро 02цессорного комплекта, соединен с блоком оперативной памяти таким образом, что исключает влияние вычислительного блока на быстродействие прибора, которое полностью определяется быстродействием блока оперативной памяти и на два порядка больше, чем у микропроцессорного вьдчислителя, При таком соединении после загрузки блока оперативной памяти необходимыми данными прибор работает без участия МПВ, что позволяет получить МПВ такие функции, как контроль и регулировка выходных параметров прибора, их автоматическое изменение по заданной программе и т.п.Устройство работает следующим образом.Информация о разности Фаз у и частоте выходных сигналов Г, содержащаяся в блокеустановки, считывается микропроцессорньи вычислителем 2, который в зависимости от программы вычисляет М значений У, = дд(х) У = дд(х+ дд), где дд - требуемая разность фаз, а Й - число значений Функции, необходимых для аппроксимации одного периода колебаний с требуемьи значением коэффициента нелинейных искажений. Для получения выходного сигнала синусоидальной .Формьд вычисляются значения У = з 1 п(х), У, = э 1 п(х +), где х = 2 Л Р 1:, и записываются в БОП 23и 24 первого и ьторого каналов соответственно. При вычислении этих значений из их числа МПВ 2 находит минимальные абсолютные значения и ихкоды К, и Кзаписывает соответственно в один из регистров БСК 7и 8,первого и второго каналов. Затем микропроцессорный вычислитель 2выдает код частоты на управляющийвход широкодиапазонного генератора3, частота которого равна Г = Г Н.Тактовая частота поступает на счетчик 4, Формирующий адреса БОП 23и 24 первого и второго каналов. Навьгодах БОП 23 и 24 присутствуют изменяющиеся во времени коды функцииУ и У, которые поступают соответственно на входы ЦАП 9 и 1 О. Навыходах ЦАП 9 и 10 Формируются двааппроксимированных ступенчато-синусоидальных напряжения с регулируемойразностью фаз. Из этих напряженийуправляемыми фильтрами 15 и 16 ниж з 135 них частот выделяют основные гармоники, которые поступают через сумматоры 21 и 22 на выходы калибратора, Вследствие подключения комплексных нагрузок к выходным клеммам калибратора,.дрейФа параметров элементов в его узлах, изменения частоты выходных сигналов, а также статических и динамических погрешностей формирования дискретных приращений выходных сигналов появляются дополнительные фазовые сдвиги сигналов и посто - янное напряжение смещения. При этом выходные напряжения калибратора можно представить в виде:О = О о, + Б в з.п (х+ д щ ),Овнхг Оог+ Ог вп(х+ г)+дЧг 1где О, О, ьу ву - соответственно постоянные составляющие и дополнительные фазовые сдвиги выходных напряжений калибратора.Устранение этих постоянных составляющих и дополнительных фазовых сдвигов выходных сигналов в каждом канале цифрового калибратора производится следующим образом,Напряжение П поступает навход блока 17 выборки и запоминания, в котором производится запоминание значений напряжения в моменты времени, определяемые блоком 7 сравнения кодов, который сравнивает коды с выхода блока 23 оперативной памяти с наименьшим кодом Кзаписанным в одном из регистров БСК 7. В момент совпадения кодов выдается сигнал разрешения на блок 17 выборки и запоминания, а сам код поступает на вход арифметического блока 13.За период запоминаются два значения напряжений:О = Б,+ О, вдп ц+ Овп ду,и О О вп. вп г 1фгде О о и О- значения напряжений,Восоответствующие фазам0 и 180.Значение Б вхп ц соответствует минимальному коду К о2402 С помощью аналого-цифрового преобразователя 11 напряжения Б, и О,оо преобразуются соответственно в коды Ко и К,о,. Арифметический блок 13 + К , а затем производит сложение и вычитание кодов К и К , в резульео тате чего на его выходах формируются суммарный Кс и разностный Кр коды: 10 Ко К о= 2 Ооо впЖ поэтому достигается высокая точностьустановки абсолютных значений фазавого сдвига в диапазоне частот оттысячных долей герца до десятковмегагерц, а также высокая точностьформирования синусоидальной формывыходных сигналов; обеспечить егоширокое применение для автоматической поверки фазометрических устройств, так как устройство, выполненное на базе микропроцессора, является источником сигналов с программно-регулируемыми амплитудой,частотой, формой и фазовым сдвигом;использовать в приборе только уни 45 50 55 Из этих выражений следует, что коды К, и К р пропорциональны соответственно постоянной составляющей Ои дополнительному фазовому сдвигувыходного напряжения й ц, . Код Ко 20 управляет напряжением регулируемогоисточника 19 постоянного напряжения,поступающим на вход смещения сумматора 21, таким образом, чтобы выполнялось условие Бо, - О. Код Кр изме няет значение Фазового сдвига, внОсимого управляемым (фильтром 15 нижних частот, таким образом, чтобывыполнялось условие в- О. Аналогично производится коррекция .напряЗ 0 жения Ог.Применение изобретения позволяетповысить точность задаваемого фазового сдвига до 0,001, так как применение микропроцессорного вычислителя позволяет вычислять значения 35ступеней аппроксимации с большой точностью; расширить частотный диапазон выходного сигнала и довестидискретность регулирования разности 40 Фаз до (10 ) ,так как число ступеней аппроксимации изменяется толькопрограммно в зависимости от частотывыходного сигнала и требуемого коэффициента нелинейных искажений,1352402 Составитель М.Катанова Редактор Л.Веселовская Техред Л.Олийнык Корректор А.Тяско Заказ 5562/44 Тираж 730 ПодписноеВНИИПИ Государственного комитета СССРпо делам изобретений и открытий113035, Москва, Б, Раушская наб., д.4/5 Производственно-полиграфическое предприятие, г.ужгород, ул. Проектная, 4 фицированные стандартные элементы,не требующие дополнительной настройки, что обеспечивает высокую технологичность устройства,. Формула изобретения Цифровой калибратор фазы, содержащий блок установки, широкодиапазопьп) генератор и два канала формирования сдвинутых по фазе синусоидальных сйгналов, каждый из которых содержит цифроаналоговый преобразователь, сумматор, регулируемый источ 1 пик постоянного напряжения и последовательно соединенные блок выборки и запоминания, аналого-цифровой преобразователь, арифметический блок и фильтр нижних частот, второй вход которого. соединен с выходом цифроаналогового преобразователя, .а выход фильтра нижних частот соединен с первым входом сумматора, выход которого соединен с первым входом блока выборки и запоминания, а второй выход арифметического блока через регулируемый .источник постоянного напряжения соединен с вторым входом сумматора, о т л и ч а ю щ и й с я тем, что, с целью повышения точности и уменьшения дискретности воспроизведения фазового сдвига в широком диапазоне частот, в него введены счетчик и микропроцессорный вычислитель, вход которого соединен свыходом блока установки, а выход - суправляющим входом широкодиапазонного генератора, выход которого последовательно соединен с входом счетчика, при этом в каждый из каналовформирования двух сдвинутых по фазесигналов введены блок оперативнойпамяти и блок сравнения кодов, причемпервый вход блока сравнения кодов ивход блока оперативной памяти соединены с выходом микропроцессорноговычислителя и являются входом .соответствующего канала формирования, авыход счетчика соединен с адреснымвходом блока оперативной памяти каждого канала формирования, выход которого соединен с входом цифроанар логового преобразователя и с вторымвходом блока сравнения кодов, первыйвыход которого соединен с вторымвходом арифметического блока, а второй - с вторым входом блока выборкии запоминания.