Устройство для мажоритарного включения резервируемых логических блоков

БРЕТ ЕТЕЛЬСТВУ Н АВТОРСН нер и ртаШалягин,ова,Вековищев ССР984. ьств 9/23 ИТАРНОГО ОГИЧЕСКИ польбытьатикиепЬ ГОСУДАРСТВЕННЫЙ КОМИТЕТ СССРПО ДЕЛАМ ИЗОБРЕТЕНИЙ И ОТКРЫТИЙ(71) Московский институжелезнодорожного транспо(54) УСТРОЙСТВО ДЛЯ МАЖВКЛЮЧЕНИЯ РЕЗЕРВИРУЕМЫХБЛОКОВ(57) Изобретение можетзовано в системах автом щенной надежности, Цель иэобретения -расширение функциональных возможностей устройства. Устройство содержит резервируемые логические блоки 1,и каналов 2 формирования, блок 3 синхронизации и запуска и элемент ИЛИ 4,Введение мажоритарных элементов 6и 7, и элементов НЕ 8, и формирователей 9 контрольного сигнала, формирователя 10 эталонного сигнала и ге"нератора 11 тактовых импульсов обеспечивает возможность контроля высокочастотных сигналов низкочастотной аппатурой. В описании представлены примеры выполнения канала 2 формирования и формирователя 10 эталонногосигнала. 2 э,п. ф-лы, 1 ил, 1325727Изобретение относится к импульсной технике и может быть использовано в системах автоматики повышеннойнадежности,5Целью изобретения является расширение функциональных возможностейустройства за счет обеспечения возможности контроля высокочастотных сии.налов низкочастотной аппаратурой.сНа чертеже представлена Функциональная схема устройства,Устройство для мажоритарного включения резервируемых логических блоковсодержит резервируемые логические15блоки 1, выход каждого из которых подключен к первому входу соответствующего и канала 2 формирования, вторыевходы и каналов. 2 Формирования объединены между собой и подключены к 20.входам резервируемых логических блоков 1 и к выходу блока 3 синхронизации и запуска, выходы и каналов 2 Формирования подключены через элементИЛИ 4 к выходной шине 5 устройства,первый и второй мажоритарные элементы 6 и 7, и элементов НЕ 8, и формиРователей 9 контрольного сигнала,Формирователь 10 эталонного сигналаи генератор 11 тактовых импульсов, 30выход которого подключен к первымвходам формирователя 10 эталонногосигнала и и Формирователей 9 контрольного сигнала, выход каждого из которых подключен к третьему входу соответствующего из и каналов 2 формиро,вания, четвертые входы и каналов 2Формирования объединены между собойи подключены к выходу Формирователя10 эталонного сигнала, вторые входы 4 оФормирователя 10 эталонного сигналаи и формирователей 9 контрольногосигнала подключены к выходу блока 3синхронизации и запуска, третий входкаждого из и Формирователей 9 контрольного сигнала подключен к входампервого мажоритарного элемента 6, квыходу соответствующего резервированного логического блока 1 и через соответствующий элемент НЕ 8 к входам 50второго мажоритарного элемента 7, выходы первого 6 и второго 7 мажоритарных элементов подключены к третьемуи четвертому входам Формирователя 10эталонного сигнала, причем выход первого элемента НЕ 8 подключен к четвертому входу и-го формирователя 9контрольного сигнала, выход каждого.последующего элемента НЕ 8 подключен к четвертому входу прелыцущего формирователя 9 контрольного сигнала,Каждый из и каналов 2 Формирования содержит последовательно включенные мажоритарный элемент 12,элемент ИЛИ 13 с задержкой, согласующий элемент 14 и элемент 15 индикации, а также коммутирующий элемент16, первый вход которого подключен квходу согласующего элемента 14 и кпервому входу мажоритарного элемента12, второй вход которого являетсявторым входом канала формирования,второй вход коммутирующего элемента16 является первым входом канала формирования, третий и четвертый входымажоритарного элемента 12 являютсятретьим и четвертым входами каналаФормирования, выход коммутирующегоэлемента 16 является выходом каналаформирования,формирователь 10. эталонного сигнала и каждый из и Формирователей 9контрольного сигнала содержит последовательно соединенные мультиплексор 17, элемент ИСКЛЮЧАЮЩЕЕ ИЛИ 18,интегратор 19, элемент ИЛИ-НЕ 20,двоичный счетчик 21 и триггер 22, выход которого подключен к первым адресному и информационному входам мультиплексора 17, управляющий вход которого соединен с выходом переносадвоичного счетчика 21 и счетным входом триггера 22, вход сброса которого подключен к второму входу элемента ИЛИ-НЕ 20, который является вторымвходом Формирователя, выход последнего разряда двоичного счетчика 21является выходом Формирователя, счетный вход двоичного счетчика 21 является первым входом формирователя,а вторые адресные и информационныевходы мультиплексора 17 являются третьим и четвертым входами формирователя,Мажоритарный элемент 12 состоитиз элемента ИЛИ, выход которого подключен к входам элементов И. ЭлементИЛИ 13 с задержкой состоит из первого элемента ИЛИ, выход которого подключен непосредственно и через элемент задержки к входам второго элемента ИЛИ.Устройство работает следующим образом.При одинаковых сигналах на выходах логических блоков 1 (все блоки исправны) и кратковременной подаче13257запускающего импульса от блока 3 на выходах элементов ИЛИ 13 с задержкой канала 2 формирования появляется сигнал логической единицы, сохраняющийся в течение всего времени правильной работы блоков 1 за счет обратной связи с выходов элементов ИЛИ 13 через мажоритарный элемент 12. Мажоритарный элемент 12 сравнивает сигналы соответственно логической единицы 10 и логического нуля, поступающие с выходов формирователей 9 контрольного сигнала и формирователя 10 эталонного сигнала соответственно. При наличии сигнала логической единицы на выхо дах элементов ИЛИ 13 включаются коммутирующие элементы 16 и сигналы с выходов логических блоков 1 поступают на входы элемента ИЛИ 4 и далее на выходную шину 5 устройства. При 20 этом элементы 15 индикации включены, индицируя исправное состояние всех резервируемых блоковБлоки формирования контрольного сигнала 9 и эталонного сигнала 10 предназначены для преобразования высокочастотного сигнала с выходов логических блоков 1 в низкочастотные сигналы, поступающие на низкочастотные мажоритарные элементы 12. Выходные 30 сигналы на выходах логических блоков 1 представляют собой последовательность нулей и единиц, которая через определенный интервал времени повторяется. Тогда на первых входах А.Р мультиплексора 17 будут присутствовать взаимно инверсные последовательности. На выходах мультиплексора 17 сигналы будут взаимно инверсны пока иа входе управления Ч присутствует 40 сигнал логического нуля, а когда на входе управления устанавливается сигнал логической единицы, на выходах А и Э сигналы будут совпадать, либо оба - логический нуль, либо оба ло гическая единица, что определяется выходным состоянием триггера 22.В случае, если сигналы на выходах А и Э взаимно инверсны, на выходе элемента ИСКЛЮЧАЮЩЕЕ ИЛИ 18 будет 50 сигнал логической единицы, который через интегратор 19 и с помощью элемента ИЛИ-НЕ 20 преобразуется в сигнал логического нуля и поступает на вход установки в начальное состбяние 55 К счетчика 21, разрешая при этом под" счет импульсов от генератора 11.Счетчик 21 имеет и разрядов, выход старшего разряда обозначен И,выход пере 27 4носа р, Сигнал логической единицы на выходе переноса р появляется в ,том случае, если на выходах всех разрядов счетчика 21 имеют место уровни логической единицы, при этом по переднему фронту импульса на выходе переноса р сработает счетный триггер 22. Мажоритарный элемент 13 сравнивает сигналы с выходов формирователей 9 с сигналом формирователя 10, и если все сигналы совпадают, то к шине 5 устройства подключены сигналы с выходов блоков 1. Количество разрядов счетчика 21 и частоту следования импульсов от генератора 11 выбирают из условия обеспечения работы низкочастотных логических элементов И мажоритарного элемента 12.При возникновении отказа в одном из логических блоков 1, допустим во втором блоке 1, произойдет перехож- дение одного из разрядов последовательности на его выходе из логической единицы в логический ноль (или наоборот ). Тогда на выходах элементов ИСКЛЮЧАЮЩЕЕ ИЛИ 18 первого .и второго формирователей появляются сигналы логического нуля, которые элементом ИЛИ-НЕ 20 преобразуются в сигнал логической единицы (так как на выходе блока 3 присутствует сигнал логического нуля) и счетчик 21 устанавливается в начальное состояние (на выходах всех разрядов сигналы логического нуля). В результате этого сигналы на выходах первого и второго формирователей 9 отключаются от сигнала на выходе формирователя 10 эталонного сигнала, поэтому на выходах элементов ИЛИ 13 с задержкой появляются уровни логического нуля и запираются коммутирующие элементы 16 в первом и втором канале 2 формирования, а также мажоритарные элементы 12, а на шину 5 устройства проходит сигнал от исправного третьего логического блока 1. Сигнал на выходе формирователя 10 эталонного сигнала не искажается в результате отказа, так как включенные на его входах мажоритарные элементы 6 и 7 маскируют этот отказ. При возникновении еще одного отказа, например первого или третьего блока 1, сигнал на выходе третьего формирователя 9 будет отличаться от сигнала на выходе формирователя 1 О и сигнал с выхода третьего логического блока 1 будет отключен с помощью коммутирующего элемен 1325727та 1 б от выходной шины 5 устройства в третьем канале 2.Формирователи 9 и 10 обладают свойством самоконтроля за счет обратной связи с выхода переноса р 5 счетчика 21 на вход управления У мультиплексора 17, на входы А, и О, которого подается сигнал с вьгхода триггера 22, и счетный вхоц триггера 22 подключен к выходу переноса р счетчи ка 21.Таким образом, на входы элемента ИСКЛЮЧАЮЩЕЕ ИЛИ 18 подается полный проверяющий тест вида00,01, 10, 11 . Интегратор 19 необходим для исключения логических состояний сигналов, которые могут возникнуть из-за разного времени прохождения сигналов в мультиплексоре 17 и элементе ИСКЛЮЧАЮЩЕЕ ИЛИ 18. 20.Формула изобретения Устройство для мажоритарного включения резервируемых логических блоков, содержащее резервируемые логические блоки, выход каждого из которых подключен к первому входу соответствующего из и каналов Формирования, вторые входы и каналов формирования объединены между собой и подключены к входам резервируемых логических блоков и к выходу блока синхронизации и запуска, выходы и каналов формирования подключены через 35 элемент ИЛИ к выходной шине устройства, о т л и ч а ю щ е е с я тем, что, с целью расширения функциональ-, ных возможностей, в него введены первый и второй мажоритарные элементы, 40 и элементов НЕ, и формирователей контрольного сигнала, Формирователь эталонного сигнала и генератор тактовых импульсов, выход которого подключен к первым входам формирователя эталон ного сигнала, и и Формирователей контрольного сигнала, выход каждого из которых подключен к третьему входу соответствующего из п каналов формиро вания, четвертые входы и каналов фор мирования объединены между собой и подключены к выходу Формирователя .эталонного сигнала, вторые входы формирователя эталонного сигнала и и формирователей контрольного сигнала под ключены к выходу блока синхронизации и запуска, третий вход каждого из и формирователей контрольного сигнала подключен к входам первого мажоритарного элемента, к выходу соответствующего резервируемого логического блока и через соответствующий элементНЕ - к входам второго мажоритарногоэлемента, выходы первого и второгомажоритарного элементов подключенык третьему и четвертому входам формирователя эталонного сигнала, причемвыход первого элемента НЕ подключенк четвертому входу и-го формирователя контрольного сигнала, выход каждого последующего элемента НЕ подключен к четвертому входу предыдущегоФормирователя контрольного сигнала. 2. Устройство по п. 1, о т л ич а ю щ е е с я тем, что каждый канал Формирования содержит последовательно включенный мажоритарный элемент, элемент ИЛИ с задержкой, согласующий элемент и элемент индикации, а также коммутирующий элемент, первый вход которого подключен к входу согласующего элемента и к первому входу мажоритарного элемента, второй вход которого является вторым входом канала формирования, второй вход коммутирующего элемента является первым входом канала Формирования, третий и четвертый входы мажоритарного элемента являются третьим и четвертым входами канала Формирования, выход коммутирующего элемента является выходом канала формирования. Э. Устройство по п. 1, о т л ич а ю щ е е с я тем, что формирователь эталонного сигнала и каждый изи формирователей контрольного сигна ла содержит последовательно соединенные мультиплексор, элемент ИСКЛЮЧАЮЩЕЕ ИЛИ, интегратор, элементИЛИ-НЕ, двоичный счетчик и триггер,выход которого подключен к первымадресному и информационному входаммультиплексора, управляющий вход которого соединен с выходом переносадвоичного счетчика и счетным входомтриггера, вход сброса которого подключен к второму входу элемента ИЛИНЕ, который является вторым входомформирователя, выход последнего разряда двоичного счетчика является выходом формирователя, счетный входдвоичного счетчика является первымвходом Формирователя, а вторые адресные и информационные входы мультиплексора являются третьим и четвертым входами формирователя,