Цифровой линейный интерполятор

)4 САНИЕ ИЗОБРЕТЕН юл. У 25олитехниче и ин к СССР1976.ССР1981. ОСУДАРСТВЕННЫЙ КОМИТЕТ СССРПО ДЕЛАМ ИЗОБРЕТЕНИЙ И ОТКРЫТИЙ СКОМУ СВИДЕТЕЛЬСТ(54) ЦИФРОВОЙ ЛИНЕЙНЫЙ ИНТЕРПОЛЯТОР (57) Изобретение относится к автоматике и вычислительной технике, в частности к интерполирующим устройствампреобразования кодов. Цель изобретения - повышение быстродействия интерполятора при сохранении точности.Цифровой линейный интерполятор содержитдва входных регистра 1 и 2, два блока 3 и 4 совпадения, генератор 7импульсов, усилитель 12 частоты, двасчетчика 6 и 11 импульсов, в неговведены элемент ИЛИ-НЕ 10 и элементНЕ 5, кроме этого И-НЕ-выходы первогорегистра соединены с К-входами предварительной загрузки первого счетчика. В данном устройстве вдвое ниже,чем в устройстве-прототипе, времяаппроксимации. 2 ил,13222Изобретение относится к автоматикеи вычислительной технике,н частностик интерполирующим устройствам дляпреобразования кодового значения,соответствующего приросту Функции, влинейно изменяющийся цифровой код,и может быть применено н цифровых регистрирующих приборах с графическимотображением информации.Цель изобретения - повышение быстродействия интерполятора при сохранении точности.На фиг, 1 представлена блок-схемапредлагаемого линейного интерполятора на фиг. 2 - временные диаграммы 5работы интерполятара.Цифровой линейный интерполятор содержит первый 1 и второй 2 регистры,первый 3 и второй 4 блоки совпадениякодов, элемент НЕ 5, первый счетчик 206, генератор 7 импульсов, элемент И 8,Р-триггер 9, элемент ИЛИ-НЕ 10, второй счетчик 11 и делитель 12 частоты.Входы 13-15 являются соответственнопервым, вторым, третьим входами интерполятора. Выходы 16-18 являютсясоответственно первым, вторым и третьим выходами интерполятора, вход 19 - четвертый вход интерполятора.Регистр 1 служит для приема и 30р тхранения величины Р, где ш - длии 1тельность интервала интерполяции; и - меньшее приращение. Значенйе робычно выбирают равным степени двойки. Увеличение разрядности представления отношения большего приращения на меньшее позволяет достичь высокой точности аппроксимации. По входу 14 в регистр 2 записывается большее при ращение ш, определяющее число интерполяционных тактов. Запись в регистры 1 и 2 осуществляется нулевым уровнем импульса, поступающего на третий вход 15 интерполятора. 45Блок 3 совпадения кодов обеспечивает сравнение значений, поступающих от регистра 1 и первого счетчика 6. При совладении кодов на выходе 16 интерполятора, соединенным с входом элемента НЕ 5, формируется сигнал логической единицы. На выходе 16 интерполятора формируются шагоные приращения по ведомой координате. Выход элемента НЕ 5 Соединен с установочным 55 в нулевое состояние К-входом счетчика 6.Блок 4 совпадения кодов осуществляет сравнение значений, поступающих 33 2с выхода второго регистра 2 и выходавторого счетчика 11. В случае совпадения кодов, поступающих на входыблока 4, на его выходе формируетсясигнал логической единицы. Указанныйсигнал является сигналом Конец интерполирования", длительность которого определяется временными задержками элементон 10, 11 и 4.Генератор 7 импульсов соединенсвоим выходом с первым входом элемента И 8, второй нход которого соединен с выходом 0-триггера 9, информационный вход которого соединен с сигналом логической единицы, а управляющий С-вход - с третьим входом 15интерполятора. Триггер 9 находитсяв активном состоянии с момента окончания записи исходных операндов врегистры 1 и 2 до момента появлениясигнала "Конец интерполирования". Установка триггера 9 в нулевое состояние осуществляется от элемента 10,на первый вход которого, совпадающийс четвертым входом интерполятора,поступает импульс установки в начальное состояние по включению питания(формирователь импульса установки вначальное состояние по включениюпитания не показан). Второй входэлемента ИЛИ-НЕ 10 соединен с выходомблока 4 совпадения кодов. Выход элемента И 8 соединен со счетным входомпервого счетчика 6 и входом делителя12 частоты с коэффициентом пересчета,равным Р , Выход делителя 12 частоты соединен со счетным входом счетчика 11. Установочный в нулевое состояние К-вход счетчика 11 соединен с выходом элемента ИЛИ-НЕ 10,Нулевым уровнем сигнала, поступающего на третий вход 15 интерполятора, счетчик 6 устанавливается н состояние, равное половине значения, хранящегося в регистре 1. Запись в счетчик 6 осуществляется сигналом, поступающим на его Я-вход. Старший разряд информационной входной шины счетчика 6 заземлен, а (К) младших разрядов соединены с (К) старшими разрядами входной шины регистра 1, где К - разрядность регистра 1 и счетчика 6. Младший разряд регистрав установке счетчика 6 не участвует. Указанное соединение обеспечивает монтажным путем подачу на информационный входсчетчика 1 значенияр т2 п3 13222Йнтерполятор работает следующимобразом.На первый вход 13 интерполяторапоступает значение , где щ - боль 5шее пРиращение, и - меньшее приращение, задающее исходный отрезок прямой. На второй вход регистра 2 поступает значение большего приращения.Стробирование значений Р - и щ,поступающих соответственно на первыйи второй регистры, осуществляетсянулевым уровнем импульса, поступающего на третий вход 15 интерполятора.Длительность стробирующего импульсавыбирается большей переходных процессов, связанных с записью в регистры1 и 2, и времени записи установившегося значения на выходе регистра 1в счетчик 6. Монтажным соединениемобеспечена подача на информационныйвход счетчика 6 значения, равногорщполовине величины , хранящейся ви 25регистре 1, Для этого старший разрядвходной информационной шины счетчика6 заземляют, а старшие (К) разрядов, регистра 1 соединяют с младшими (К)разрядами информационного входа счет- ЗОчика 6, где К - разрядность регистра1 и счетчика 6. По переднему фронтустробирующего импульса в счетчике 6р шфиксируется значение в , а триггер2 и ф359 переходит в состояние логическойединицы, Предшествующее нулевое состояние триггера 9 и счетчика 11 приобработке первого отрезка прямой обеспечивается отрицательным импульсом,поступающим на четвертый вход 19 интерполятора по включению питания.Поокончанию воспроизведения отрезкапрямой на выходе блока 4 совпадениякодов формируется уровень логической 45единицы, устанавливающий триггер 9и второй счетчик 11 в нулевое состояние,Переход триггера 9 в единичноесостояние под воздействием переднего 5 Офронта стробирующего импульса, поступающего на третий вход интерполятора, разрешает прохождение импульсовна выход элемент И 8,55 Импульсы с выхода элемента И 8 1 с частотой Г = в ,; поступают на счет"о ный вход первого счетчика 6 и через33 4делитель 12, коэффициент деления которого Р - на счетный вход второго счетчика 11. В момент равенства кодовых значений, записанных в регистр 1 и счетчик 6, срабатывает блок 3 совпадения кодов устанавливая счетчик 6 в нулевое состояние. Нулевой уровень сигнала установки счетчика 6 в нулевое состояние формируется инвертированием элементом НЕ 5 единичного значения, поступающего с выхода блока 3, при совпадении кодовых значений на его входах.Период следования импульсов, поступающих с выхода блока 3, равенщи,- За счет первоначальной устаиновки счетчика 6 в состояние рш/2 и первый импульс, поступающий на выход 16 интерполятора, задержан относительно момента появления первого импульса на выходе элемента И 8 на интервал времени Г,/2.В момент времени, когда совпадают кодовые значения, записанные в регистр 2 и счетчик 11, срабатывает блок 4, устанавливая счетчик 11 и триггер 9 в нулевое состояние. Сформированный на выходе блока 4 импульс сигнализирует об окончании процесса интерполяции. Этот момент отстоит от начала работы интерполятора на интервал времени Т = щр 7,. За это время на третий выход 18 интерполятора с делителя 12 частоты поступает Т щр 7,,иимпульсов. Указанные импульсы поступают на выход 16 интерполятора, а импульсы по ведущей координате - навыход 18 иитерполятора.В известном устройстве время пре-образования составляет Т = 2 щрВ предлагаемом линейном интерполяторе время интерполяции отрезка прямой Т - щр 7,Сопоставление двух последних вьгражений показывает, что в предлагаемом цифровом линейном интеполяторевремя аппроксимации вдвое ниже чемв известном устройстве. При этом сохранена точность аппроксимации. Крометого., линейный интерполятор имеетболее низкие аппаратурные затраты. Все блоки, входящие в состав предлагаемого линейного интерполятора,13222 В-Составитель И.ШвецТехрец Л,Олийнык Корректор Г.Решетник Редактор О.Головач Подписное Тираж 863ВН 1111 ПИ Государственного комитета СССРпо делам изобретений и открытий113 П 35, Москна, Ж, Раушская наб., д. 4/5 Заказ 2863/43 Производственно-почирафическое предприятие, г,Ужгород, ул.Проектная, 4 входят в состав серийно выпускаемыхкомплектов микросхем, что подтверждает технологичность изготовления предлагаемого линейного интерполятора. 5 Формула иэобоетенияЦифровой линейный интерполятор, содержащий триггер, первый и второй регистры, первый и второй счетчики импульсов, делитель частоты, первый 13 и второй блоки совпадения кодов, генератор импульсов, выход первого счетчика импульсов соединен с первым входом первого блока совпадения кодов, второй вход которого соединен с вы ходом первого регистра, первый вход которого является первым входом цифрового линейного интерполятора, второй вход которого является первым входом второго регистра, выход котороО го соединен с первым входом второго блока совпадения кодов, второй вход которого соединен с выходом второго счетчика импульсов, счетный вход которого соединен с выходом делителя час тоты и первым выходом цифрового линейного интерполятора, о т л и ч а ющ и й с я тем, что, с целью повышения быстродействия цифрового линейного интерполятора, в него введены эле О мент И, элемент НЕ, элемент ИЛИ-НЕ, первый вход которого подключен к третьему входу цифрового линейного интер 33 6полятора, второй вход элемента ЧЛИ-НЕ соединен с выходом второго блока совпадения кодов и с вторым выходом цифрового линейного интерполятора, выход элемента ИЛИ-НЕ подключен к установоч. ному входу второго счетчика импульсов и к установочному входу триггера, информационный вход которого соединен с источником сигнала логической единицы, управляющий вход триггера соединен с вторыми входами первого и второго регистров, первым входом первого счетчика импульсов и четвертым входом цифрового интерполятора, выход триггера подключен к первому входу элемента И, второй вход которого соединен с выходом генератора импульсов, а выход элемента И соединен с входом делителя частоты и вторым входом первого счетчика импульсов, выход первого блока совпадения кодов соединен с третьим выходом интерполятора и через элемент НЕ с третьим входом первого счетчика импульсов, старший разряд информационных входов параллельной загрузки которого соединен с источником сигнала логического нуля, выходы первого регистра соединены с входами параллельной загрузки с обеспечением соответствия К-му разряду выходов первого регистра (К)-го разряда входов параллельной загрузки первого счетчика импульсов.