Устройство для обслуживания запросов на прерывание

,ЯО 12903 ОПИСАНИЕ ИЗОБРЕТЕНИЯ рование микро Мир, 1980,ОСУДАРСТ 8 ЕННЫЙ КОМИТЕТ СССРПО ДЕЛАМ ИЗОБРЕТЕНИЙ И ОТКРЫТИЙ АВТОРСКОМУ СВИДЕТЕЛЬСТВУ(71) Харьковское научно-производственное объединение по системам автоматизированного управления(56) Алексеенко А.Г., Галицын А.А.,Иванников А,Д, Проектирование радиоэлектронной аппаратуры на микропроцессорах. Программирование, типовыерешения, методы отладки, М.: Радиои связь, 1984, с.12,14,145,153,рис. 13,14,15,Клингман Э, Проектипроцессорных систем. Ис.406-411.(54) УСТРОЙСТВО ДЛЯ ОБСЛУЖИВАНИЯЗАПРОСОВ НА ПРЕРЫВАНИЕ(57) Устройство для обслуживаниязапросов на прерывание относится кцифровой вычислительной технике иможет быть использовано при построении средств микропрограммного управления в системах обработки данных, управления и регулирования.Цель изобретения - расширение Функциональных воэможностей устройстваза счет уменьшения времени реакциина системное прерывание. Сущностьизобретения состоит в обеспечениивоэможности мгновенного прерыванияосновной программой последовательности при обработке системных сигналов прерывания. Устройство содержитблок 1 обработки данных, блок 2 приоритетного прерывания, регистр 3состояния, блок 4 усилителей-согласователей, два элемента 5 и 6 ИЛИ,регистр 7 Формирования вектора прерывания, два триггера 8 и 9, элемент10 И, дешиФратор 11, магистральныйусилитель 12 управляющих сигналов.Реализуется сущность изобретения засчет введения в известное устройстводля обслуживания прерываний двухтриггеров, элементов И, ИЛИ и усилителей-согласователей, а также засчет органиэации соответствующих связей между элементами 3 ил.19 2регистра 7 формируется сигнал, воспринимаемый блоком 1. По этому сигналу блок 1 в соответствующем такте своей работы выставляет на шины дан-ных сигнал, свидетельствующий о вхождении блока 1 в фазу обработки прерывания и фиксируемый в регистре 3 состояния по сигналу СИНХР.На выходе регистра 3 состояния формируется сигнал подтверждения прерывания (П.Пр), по которому через элемент ИЛИ б происходит считывание команды КБТИ с соответствующим вектором и формирование сигнала . (готовность) блоку 1. Блок 1, приняв команду КБТИ с соответствующим вектором, начинает ее выполнять. Тем самым обеспечивается фиксированная, в соответствии с вектором, передача управления в соответствующую область программной памяти, где находится программа обслуживания (обработки) сформированного запроса прерывания.В момент перехода блока 1 в режим обработки прерывания снимается сигнал РПР (разрешение прерывания), отсутствие которого блокирует работу блока 2 приоритетного прерывания и, следовательно, запрещается реакция устройства на изменение любого сигнала ЗПР , , ЗПР., Для того, чтобы снова разрешить устройству реакцию на сигналы ЗПР , , ЗПР., не 1 обходимо выполнить некоторую програм мную последовательность (выполнить обрабстку текущего прерывания, а затем выполнить команду нРазрешение прерывания" ), т.е. после текущей обработки обычного сигнала прерывания невозможна штатная обработка прерывания без дополнительных действий. При организации обработки сигналов прерывания (ЗПР -ЗПР, ) под управлением блока 1 (см.фиг,2) блок 1 после выполнения специальной коман ды 1 Разрешение прерывания" формирует сигнал РПР (разрешение прерывания), По этому сигналу в блоке 2 приоритетного прерывания на выходе обобщенного сигнала прерывания (ЗП) может 45 быть сформирован сигнал, если есть хотя бы один сигнал запроса прерывания на входах ЗПР -ЗПРПо сигналу ЗП происходит запись вектора, сформированного в блоке 2 50 приоритетного прерывания, соответствующего старшему по приоритету из выставленных сигналов ЗПР -ЗПР.1У в регистр 7 формирования вектора прерывания с одновременным формиро ванием кода операции соответствующей команды (КБТИ). При записи вектора прерывания и кода операции соответствующей команды на вьходе ЗПР 1 12903Изобретение относится к вычислительной технике и может быть использовано при построении микропрограммного управления в системах обработки данных, управления и регулирования.Изобретение ориентировано на использование однокристальных микропроцессоров (например,КР 580 ИК 80 А 13,не имеющих специальных входов для 1 Ообслуживания сигналов прерываниясистемного назначения.Цель изобретения - повышение быстродействия устройства за счетуменьшения времени реакции на прерывание основной программной последовательности при обработке аварийныхсигналов прерывания.На фиг.1 представлена блок-схемаустройства, на фиг.2 и 3 - временные диаграммы работы устройства.Устройство состоит из блока 1 обработки данных (например, микропроцессор КР 580 ИК 80 А), блока 2 приоритетного прерывания (например,К 589 ИК 14 1, регистра 3 состояния,блока 4 усилителей-согласователей,элементов ИЛИ 5 и 6, регистра 7 формирования вектора прерывания (например, К 589 ИР 12), триггеров 8 и 9, элемента И 10, дешифратора 11, магистрального усилителя 12 управляющихсигналов.Устройство работает следующим образом. 35 Если возник сигнал на входе ЗПР; (см.фиг.3), триггер 8 (предварительно по сигналу УСТ установленный в единичное состояние) по фронту сигнала М 1, сформированному на выходе регистра 3 состояния и сигнализирующему, что очередная команда завершена, и блок 1 перешел в режим чтения следующей команды, устанавливается в нулевое состояние. Так как триггер 9 был предварительно установлен сигналом УСТ в нулевое состояние, то на выходе элемента И 10 формируется стросирующий сигнал, по которому через блок 4 усилителей-соласовате90319 3 12 лей в блок регистра 7 формирования вектора прерывания записывается код 11111111, что соответствует формированию команды КЯТ 7, а также через элемент ИЛИ б формируется сигнал ГОТОВН и происходит считывание сформированного сообщения с шин данных.Одновременно происходит блокировка магистрального усилителя 12, что исключает считывание данных из ячейки памяти, адрес которой был сформирован на выходе блока 1, и блок 1 принимает данные с регистра 7 формирования вектора прерывания как очередную команду и начинает ее выполнение.Выполнение принятой команды КБТ 7 начинается с запоминания текущего адреса выполняемой программы в стек, что сопровождается формированием на соответствующем выходе регистра 3 состояния сигнала СТЕК. По этому сигналу триггер 9 устанавливается в единичное состояние, снимая сигнал с выхода элемента И 1 О. Формула изобретения Устройство для обслуживания запросов на прерывание, содержащее блок обработки данных, блок приоритетного прерывания, регистр состояния, регистр формирования вектора прерывания, элемент ИЛИ, дешифратор и магистральный усилитель управляющих сигналов, выходы которого являются выходами устройства, а входы соединены с выходами дешифратора, входы которого соединены с выходом регистра состояния и с выходами "Запись" и "Прием" блока обработки данных, входы-выходы данных которого соединены с информационными входами регистра состояния и с информационны-. ми выходами регистра формирования вектора прерывания, выход требова/ния прерывания которого соединен с входом требования прерывания блока обработки данных, а информационный вход соединен с информационным выходом блока приоритетного прерывания, вход чтения регистра формирования вектора прерывания соединен с выходомпервого элемента ИЛИ к с входом "Готовность" блока обработки данных,тактовый вход которого соединен стактовым входом блока приоритетногопрерывания и со стробирующим входомустройства, вход установки блокаобработки данных соединен с входомсброса устройства, выходы синхрони О зации и разрешения прерывания блокаобработки данных соединены соответ"твенно с входом записи регистрасостояния и с входом предоставленияпрерывания блока приоритетного пре рывания, группа входов запросовпрерывания которого является группойвходов запросов прерывания устройства, а первый вход первого элемента ИЛИ соединен с выходом предостав ления прерывания регистра состояния,о т л и ч а ю щ е е с я тем, что,с целью повышения быстродействия, внего введены первый и второй триггеры, элемент И, второй элемент ИЛИ иблок усилителей-согласователей, установочные входы первого и второготриггеров соединены с входом сбросаустройства, а стробирующие входы -соответственно с выходами "Цикл" и 30 "Стек" регистра состояния, первыйвход элемента И соединен с инверснымвыходом первого триггера и информационным входом второго триггера,второй вход элемента И соединен синверсным выходом второго триггера,а выход - с управляющим входом магистрального усилителя управляющихсигналов, выходы блока усилителейсогласователей соединены с информа ционными входами регистра формирования вектора прерывания, а входысоединены с вторым входом первогоэлемента ИЛИ, с выходом элемента Ии с первым входом второго элемента 45 ИЛИ, второй вход которого соединенс выходом записи блока приоритетного прерывания, а выход соединен состробирующим входом регистра формирования вектора прерывания, причем 50 информационный вход первого триггера является входом системного запроса прерывания устройства.ета реакции в 7 ЗИРупрабленив Составитель М.СорочанТехред А.Кравчук КорректорМ.Шароши Тираж 673 ПодписноеГосударственного комитета СССРлам изобретений и открытийМосква, Ж, Раушская наб., д. 4/5