Устройство для воспроизведения запаздывающих функций

(59 4 С 06 С 7/26 ОПИСАНИЕ ИЗОБРЕТЕНИЯК АВТОРСКОМУ СВИДЕТЕЛЬСТВУ ГОСУДАРСТВЕННЫЙ КОМИТЕТ СССРПО ДЕЛАМ ИЭОБРЕТЕНИЙ И ОТКРЫТИЙ(56) Авторское свидетельство СССРВ 1157552, кл, С 06 С 7/26, 1983.Авторское свидетельство СССРМф 1107293, кл. Н 03 К 13/02, 1982.(54) УСТРОЙСТВО 1 ЛЯ ВОСПРОИЗВЕДЕНИЯЗАПАЗДЫВАЮЩИХ ФУНКЦИЙ(57) Изобретение относится к автоматике и вычислительной технике и может найти применение, в частности, в моделирующих гибридных вычис.БО, 1285493 А 1 лительных системах. Цель изобретения - повьппение динамической точности воспроизведения функций переменного запаздывания. Поставленная цельдостигается за счет введения сумматора, двух элементов ИЛИ, второгорегистра и соответствующих связей.Устройство позволяет повысить динамическую точность формирования запаздывающих функций за счет обеспечения режима расщирения динамического диапазона задержки по мере накопления данных в предыстории процесса (дискретных отсчетов входнойфункции) в блоке оперативной памяти. 1 ил.128 г/ 10 20 В начальном состоянии триггер 14сигналом с входа 20 останова сброшенв нулевое состояние. Выходной сигналтриггера 14 при этом запрещает работу генератора 9 и удерживает в нулевом состоянии счетчик б и триггер 15,Перед запуском устройства на вход18 подается импульс установки начальных условий. Этот импульс обнуляетрегистр 4, предназначенный для хранения текущего значения кода временизапаздывания, и поступает через элемент ИЛИ 11 на вход запуска аналогоцифрового преобразователя 1.Преобразователь 1 формирУет кодовый эквивалент начального условия,поступающего на аналоговый вход 16устройства, и передает его на информационный вход блока 2 оперативнойпамяти, По переднему фронту импульса 50окончания преобразования выполняетсязапись кода начального условия вблок 2 по нулевому адресу, поступающему на адресный вход блока 2 с выхода счетчика 6 через адресный мультиплексор 8,Задний Фронт импульса окончанияпреобразования переводит блок 2 оперативной памяти в режим чтения данИзобретение относится к автоматике и вычислительной технике и может найти применение, в частности, в моделирующих гибридных вычислительных системах.Цель изобретения - повышение динамической точности воспроизведения Функций переменного запаздывания.На чертеже приведена функциональная схема устройства для воспроизведения запаздывающих функций.Устройство содержит аналого-цифровой преобразователь 1, блок 2 оперативной памяти, первый 3 и второй 4 регистры, цифроаналоговый преобразователь 5, счетчик 6, сумматор 7, адресный мультиплексор 8, генератор 9 тактовых импульсов, формирователь 10 импульсов, первый 11 и второй 12 элементы ИЛИ, элемент И 13, первый 14 и второй 15 триггеры, вход 16 задания начальных условий устройства, вход 17 задания кода задержки функции устройства, вход 18 управления установкой начальных условий устройства, вход 19 запуска устройства и вход 20 останова устройства.Устройство работает следующим образом.1 93 2ных, В этот момент времени на выходеФормирователя 10 появляется импульс,который блокирует изменение содержимого регистра 4 по входу запрета записи (подает запирающий сигнал навход разрешения записи регистра 4,например, с помощью элемента НЕ, подключенного к этому входу), переводит мультиплексор 8 в режим передачи на адресный вход блока 2 выходногокода сумматора 7 и поступает на первый вход элемента И 13.При этом выходной код сумматораравен нулю и на его выходе переносаприсутствует единичный сигнал, поступающий через элемент ИЛИ 12 на второй вход элемента И 13. В результатев регистр 3 записан код из нулевойячейки блока 2 оперативной памяти,т.е. код начального условия.Перевод устройства в рабочий режим осуществляется подачей управляющего сигнала с входа 19 на установочный вход триггера 14, переводяего в единичное состояние. Выходнойсигнал триггера 14 разрешает работугенератора 9 и прекращает блокировать работу счетчика 6 и триггера 15,На выходе генератора 9 начинаютформироваться импульсы, поступающиена счетный вход счетчика 6 и черезэлемент ИЛИ 11 на вход запуска преобразователя 1.В счетчике б формируется линейноизменяющийся код развертки, поступающий на первый информационный входмультиплексора 8 и вход второго слагаемого сумматора 7,Преобразователь 1 преобразуетвходной аналоговый сигнал вцифровойкод, поступающий на информационныйвход блока 2 оперативной памяти.По переднему фронту импульса окончания преобразованиявыполняется запись полученного цифрового кода вблок 2 оперативной памяти по адресу,соответствующему текущему коду счетчика б, поступающему на адресныйвход блока 2 через мультиплексор 8По заднему Фронту импульса окончания преобразования блок 2 переходит в режим чтения данных из ячейки, адрес которой определяется текущим состоянием кода сумматора 7.При этом импульсом с выхода формирователя 10 осуществляется блокировка изменения кода задержки И,поступающего с входа 17 на информац ционный вход регистра 4 н время чтения данных иэ 61 тока 2 Оператин - ной памяти.Импульс с выхода формирователя 1 О подключает к адресному входу блока 2 через мультиплексор 8 кодовый выход сумматора 7 и, кроме этого, поступает на первый вход элемента И 13.В том случае, когда блок 2 оперативной памяти заполнен не полностью, работа устройства зависит от знака разности кодов текущего состояния счетчика 6 и кода задержки регистра 4. Если эта разность положительна, т.е. выходной код сумматора 7 указывает адрес ячейки блока 2, в которую занесены данные о воспроизводимой функции, то на выходе переноса сумматора 7 формируется еди ничный сигнал. Этот сигнал через элемент ИЛИ 12 поступает на элемент И 13 и открывает его для прохождения импульса с выхода формирователя 10 на вход разрешения, 25 записи данных в регистр 3. В последний заносится из блока 2 код функции, сдвинутый по временной шкале относительно текущего маме та вре. мени на величину Т = (И- + 1) п, 30Ьгде 1 п - период следования импульсовна выходе генератора 9. кущего времени задержки, определяемого емкостью счетчика 6.,дальнейшая работа устройства осуществляется аналогично описанному,однако новые дискретныеотсчеты входной функции записываются в блок 2по адресам, определяемым повторнымформированием кода развертки на выходе счетчика 6.10 Устройство для воспроизведенияэапаэдывающих функций, содержащеепервый регистр, выход которого соединен с цифровым входом цифроаналогого преобразователя, выход которогоявляется выходом устройства, аналогоцифровой преобразователь, подключенный аналоговым входом к входу задания начальных условий устройства,цифровым выходом к информационномувходу блока оперативной памяти, авыходом сигнала окончания преобразования подключен к входу формирователя импульсов, адресный вход блока оперативной памяти соединен с выходом адресного мультиплексора, подключенного управляющим входом к первому входу элемента И, а первым информационным входом - к выходу счетчика, вход обнуления которого соединен с первым выходом первого триггера, входом запуска генератора тактовых импульсов и входом сброса второго триггера, причем в.,оды установки и сброса первого триггера подключены к входам запуска и останова устройства, о т л и ч а ю щ е е с я тем, что, с целью повышения динамической точности воспроизведения функций переменного запаздывания, внего введены сумматор, два элемента ИЛИ и второй регистр, соединенный информационным входом с входом задания кода задержки функции устройства, входом обнуления соединенный с входом управления установкой начальных условий устройства и первым вхоЕсли текущее значение кода задержки больше текущего значения кода счетчика 6, то на выходе переноса сумматора 7 формируется нулевой сигнал, запирающий элемент И 13. Считывание очередной ячейки блока 2 в ре гистр 3 не производится и на выходе устройства сохраняется предшествующее значение запаэдывающей функции.В момент времени, когда происходит полное заполнение блока 2 оперативной памяти последовательностью дискретных отсчетов входной аналоговой функции, на выходе переноса счетчика 6 появляется импульс, устанавливающий триггер 15 в единичное 0 состояние. Выходной сигнал триггера 15 через элемент ИЛИ 12 начинает подавать на элемент И 13 постоянный сигнал, разрешающий прохождение выходных импульсов формирователя 10 на регистр 3. В результате в регистр 3 начинает заноситься информация о запаздывающих значениях функции в полном динамическом диапазоне изменения теТаким образом, устройство позволяет повысить динамическую точность формирования запаздывающих функций за счет обеспечения режима расширения динамического диапазона задержки по мере накопления данных в предыстории процесса (дискретных отсчетов входной функции)в блоке 2 оперативной памяти. Формула изобретенияСоставитель Н.ЗайТехред В, Кадар Редактор И,Николайчу ектор И.Муска аказ 75 52ВНИИПИ Госупо делам13035, Моск Тираж 670 Поарственного комитета ССзобретений и открытийа, Ж, Раущская наб.,писно 5 роизводственно-полиграфическое предприятие, г. Уж ул. Проектная 5 128 дом первогоэлемента ИЛИ,подключеннного вторымвходом квыходу генератора тактовых импульсови счетномувходу счетчика, соединенного выходом переноса с установочным входом второго триггера, подключенного прямым выходом к первому входу второго элемента ИЛИ, соединенного вторым входом с.выходом переноса сумматора, а выходом подключенного к второму входу элемента И, выход которого подключен к входу разрешения записи первого регистра, соединенного информационным входом с выходом блока оперативной памяти, выход первого элемента ИЛИ подключен к входу 5493бзапуска аналого-цифрового преобразователя, входы первого и второгослагаемых сумматора соединены соответственно с инверсным выходом втоРого регистра и выходом счетчика,выход сумматора соединен с вторыминформационным входом адресногомультиплексора, выход сигнала окончания преобразования аналого-цифро О вого преобразователя подключен квходу управления режимом Чтениеза лись блока оперативной памяти, выход формирователя импульсов подключен к первому входу элемента И и 15 вхо зду апрета записи второго регистра.