Преобразователь последовательного кода переменной длины в параллельный

Номер патента: 1280703

Авторы: Леськив, Подобаный, Скальская, Цепак, Щупляк

ZIP архив

Текст

(71) Львовскийтехнический ин л. У 48рдена Ленина полиитут им,Ленинского ив,о СССР1982.СССР1981,ГОСУДАРСТВЕННЫЙ НОМИТЕТ СССРПО ДЕЛАМ ИЗОБРЕТЕНИЙ И ОТНРЫТИЙ ОПИСАНИЕ ИЗОБР К АВТОРСКОМУ СНИДЕТЕЛЬСТ комсомола(56) Авторское свидетельстУ 924696, кл, С 06 Р 5/04,Авторское свидетельствоУ 809160, кл. 6 06 Р 5/04,(54) ПРЕОБРАЗОВАТЕЛЬ ПОСЛЕДОВАТЕЛЬНОГО КОДА ПЕРЕМЕННОЙ ДЛИНЫ В ПАРАЛЛЕЛЬНЫЙ(57) Изобретение относится к автоматике и вычислительной технике и может,быть использовано в системахобмена данными по цифровым каналамсвязи для преобразования последовательного кода переменной длины в параллельный. 11 елью изобретения является расширение области применения преобразователя за счет возможности приема кодовых посылок различной длины и его функциональных возможностей за счет контроля принимаемой информации. Поставленная цель достигается тем, что в известный преобразователь введены второй сдвигающий регистр, дешифратор, первая и вторая группы элементов И, элементы ИЛИ, элемент ИСКЗЮЧАЗМцЕЕ ИЛИ, элемент НЕ, элементы И, второй триггер и т. первый сдвигающий регистр введен (и+2)-й разряд, Возможность приема кодовых посыпок различной длины обес- печивается за счет того, что началь ная часть принимаемой кодовой посылки, содержащая код формата, принимается во второй сдвигающий регистр и управляет дешифратором, подключающим к триггеру режима один из разрядов первого сдвигового региСтра. Одновременно осуществляется контроль принимаемой информации по четности. 1 ил.128Изобретение относится к автоматике и вычислительной технике и можетбыть использовано в системах обменаданными по цифровым каналам связидля преобразования последовательного кода переменной длины в параллельный,Дель изобретения - расширение области применения преобразователя .засчет возможности приема кодовых посылок различной длины и его функциональных возможностей за счет контроля принимаемой информации.На чертеже изображена структурнаясхема предлагаемого преобразователяПреобразователь последовательного кода переменной длины в параллельный содержит (9+1)-разрядный сдвигающий регистр 1, элемент И 2, элементНЕ 3, первый триггер 4.режима, дешифратор 5 длины принимаемого слова,(и+2)-разрядный сдвигающий регистр 6,элемент И 7, второй триггер 8, эле.мент И 9, элемент ИСКЛЮЧАЮЩЕЕ ИЛИ 1 О,элементы ИЛИ 11 и 12, первую группу13 элементов И, вторую группу 14элементов И. На чертеже также обозначены тактовый вход 15, вход 16 "Начало сообщения", выходы 17 "Готов" и18 "Достоверность" и информационныйвход 19.Преобразователь работает следующим образом.На вход 16 поступает сигнал, который записывает логическую "1" впервые разряды регистров 1 и 6, обнуляя остальные разряды. Одновременноэтот сигнал поступает на установоч. ные входы триггеров 4 и 8, устанавливая первый в состояние логической"1", а второй в состояние логического "0". При этом триггер 4 разрешает прохождение синхроимпульсов совхода 15, сопровождающих информационные биты, через элемент И 2 на тактовый вход регистра 1, на информационный вход которого поступает последовательный разрядный код форматапринимаемой кодовой посылки. Накапливание информации в регистре 1 продолжается до тех пор, пока логическая "1",записанная в младший разрядпо сигналу "Начало сообщения", непродвинется в (1+1)-й разряд. Сигналс выхода (1+1)-го разряда поступаетна элемент И 7, разрешая прохождение синхроимпульсов со входа 15 наэлемент И 9 и тактовый вход регист 0703 г ра 6, Этот же сигнал, инвертируясь на элементе НЕ 3, запрещает прохождение синхроимпульсов на тактовый вход регистра 1, сохраняя, такимобразом, в нем код формата принимаемой кодовой посылки, Этот код поступает на дешифратор 5, который в соответствии с ним открывает по одномуэлементу И из каждой группы 13, 14,разрешая поступление на тактовый вход триггера 4 через элемент ИЛИ 12одного из разрядов регистра 6, а также, разрешает прохождение навход элемента ИСКЛЮЧАЮЩЕЕ ИЛИ 10 через элемент ИЛИ 11 предыдущего разряда регистра 6. По синхроимпульсампоступающим через элемент И 7на регистр 6, производится записьпоступающей кодовой посылки, при О чем первым принимается контрольныйразряд по четности. Одновременносинхроимпульсы, сопровождающие битылогической "1", выделяются элементом И 9, поступают на вход"счетноготриггера 8 и переключают его каждыйраз в противоположное состояние,Прием информации в сдвигающий регистр 6 производится до тех пор,пока логическая "1", записанная вмладший разряд по сигналу "Началосообщения", не продвинется в разряд,соединенный с открытым элементом Ивторой группы 14 и определяемый кодом формата принимаемой кодовой посылки. Сигнал этой логической "1",пройдя через открытый элемент группы 14 и через элемент ИЛИ 12, поступает на тактовый вход триггера4 и устанавливает его в состояниелогического "0". Одновременно конт-.рольный разряд по четности с предыдущего разряда регистра б, пройдячерез открытый элемент И группы 13,сравнивается на элементе ИСКЛЮЧАЮ 45 ЩЕЕ ИЛИ 10 с состоянием триггера 8,и в случае совпадения этих сигналовна выходе 18 преобразователя появляется сигнал "0", что сигнализируето достоверности принятой информа О ции.В результате перехода триггера 4в состояние логического "О" на выходе 17 преобразователя появится логическая "1", сигнализирующая об 55 окончании приема кодовой посылки, приэтом сигнал с прямого выхода триггера 4 блокирует поступление синхроимпульсов через элементы И 7 и 2 на регист703 з 1280рыи 6, что принодит к сохранениюпринятой информации до следующегоимпульса "Начало сообщения". Формула изобретения.5Преобразователь последовательного кода переменной длины в параллельный, содержащий первый (и+1)-разрядныйсдвигающий регистр, где и - длина принимаемой кодовой посылки, первый 10 триггер, вход установки которого объединен с входом установки первого сдвигающего регистра и является входом "Начало сообщения" преобразователя, отличающийся 35 тем, что, с целью расширения области его примненения за счет возможности приема кодовых посылок различной длины и расширения его функциональных возможностей за счет контроля прини маемой информации, в преобразователь введены второй (1+1)-разрядный сдвигающий регистр, где 1 - длина кода формата принимаемой кодовой посылки, дешифратор, первая и вторая группы элементов И, элементы ИЛИ, элемент ИСКЛИЧАЛ 1 ЕЕ ИЛИ, элементы И, второй триггер, и в первый сдвигающий регистр введен (и+2)-й разряд, информационный вход первого сдвигающего З 0 регистра объединен с информационным входом второго сдвигающего регистра и первым входом первого элемента И и является информационным входом преобразователя, выходы первых 1 раэ рядов второго сдвигающего регистра соединены с соответствующими входами дешифратора, выходы которого соединейы с объединенными первыми:входами соответствующих элементов И пер вой и второй групп, вторые входы соответствующих элементов И пернойи второй групп соединены с выходамидвух любых соседних разрядов первогосднигающего регистра, выходы элементов И первой группы соединены с соответствующими входами первого элемента ИЛИ, выход которого соединенс первым входом элемента ИСКЛИЧАЯЩЕЕ ИЛИ, выходы элементов И второйгруппы соединены с соответствующимивходами второго элемента ИЛИ, выходкоторого соединен с тактовым входомпервого триггера, инверсный выходкоторого является выходом Тотон"преобразователя, прямой выход перного триггера соединен с объединенными первыми входами второго и третьего элементов И, вторые входы которых объединены и являются тактовымвходом устройства, выход (1+1)-гораэряда второго сднигающего регистрасоединен с третьим входом второгоэлемента И непосредственно и с третьим входом третьего элемента И черезэлемент НЕ, выход третьего элементаИ соединен с тактовым входом второго сдвигающего регистра, выход второго элемента И соединен с тактовымвходом первого сдвигающего регистраи вторым входом первого элемента И,выход которого соединен с тактовымвходом второго триггера, вход установки которого объединен с входомустановки второго сднигающего регистра и подключен ко входу "Начало сообщения" преобразователя, инверсный выход второго триггера соединен с вторым входом элементаИСКЛИЧА 10 ЩЕЕ ИЛИ, выход которого является выходом "Достоверность" преобразователя..АвдеевКорректор О,Лугов едак еви ака оизводственно-полиграфическое предприятие, г.ужгород,ул. Проектная,4 133/58 Тираж 816 ВИИИПИ Государственногопо делам изобретений и 3035,. Москва, Ж, Ра Подписноемитета СССРткрытийская наб., д.4/5

Смотреть

Заявка

3955395, 16.09.1985

ЛЬВОВСКИЙ ОРДЕНА ЛЕНИНА ПОЛИТЕХНИЧЕСКИЙ ИНСТИТУТ ИМ. ЛЕНИНСКОГО КОМСОМОЛА

ПОДОБАНЫЙ ЕВГЕНИЙ ИОСИФОВИЧ, ЛЕСЬКИВ ИГОРЬ НИКОЛАЕВИЧ, ЩУПЛЯК НЕСТОР МИХАЙЛОВИЧ, ЦЕПАК ОСТАП ЮРЬЕВИЧ, СКАЛЬСКАЯ ОКСАНА СТЕПАНОВНА

МПК / Метки

МПК: H03M 9/00

Метки: длины, кода, параллельный, переменной, последовательного

Опубликовано: 30.12.1986

Код ссылки

<a href="https://patents.su/4-1280703-preobrazovatel-posledovatelnogo-koda-peremennojj-dliny-v-parallelnyjj.html" target="_blank" rel="follow" title="База патентов СССР">Преобразователь последовательного кода переменной длины в параллельный</a>

Похожие патенты