Декодирующее устройство

(54) ДЕКОДИРУЮЩЕЕ УС (57) Изобретение отн связи, вычислительна кет использоваться в РОИСТВОсится к электротехнике и моистемах пере 7 ГОСУДАРСТВЕННЫЙ КОМИТЕТПО ИЗОБРЕТЕНИЯМ И ОТКРЫТИЯПРИ ГКНТ СССР К АВТОРСКОМУ СВИДЕТЕЛЬСТВ 1(56) Авторское свидетельстР 599267, кл. С С 6 Р 11/08Авторское свидетельство9 1381720, кл. Н 03 И 13/ дачи инФормации с,дублированием сообщений. Устройство в случае необнаружения ошибок в первом или второмповторении принимаемого сообщения выдает его получателю. В противном случае осуществляется коррекция одновременно двух принятых сообщений, чтаповышает быстродействие устройства.Устройство содержит регистры 1-3,5сдвига, счетчик 4 импульсов, блоки6, 7 обнаружения ошибок, триггеры 8,9, сумматоры 0-12 по модулю два,мультиплексор 13, элементы И 14-24,элементы ИЛИ 25-31, установочный 32,информационный 33, управляющий 34 итактовый 35 входы, информационный 36и управляющие 37-39 выходы. 1 ил.Изобретение относится, к электросвязи, вычислительной технике и может быть использовано в системах передачи информации с дублированием сообщений.Целью изобретения является повы" шение быстродействия устройства.На чертеже представлена функциональная схема устройства,.1 ОУстройство содержит первый-третий регистры 1 -3 сдвига, счетчик 4 импульсов, четвертый регистр 5 сдвига, первый 6 и второй 7 блоки обнаружения ошибок, первый 8, второй 9 триггеры, первый-третий сумматоры 10-12 по модулю два, мультиплексор 13, первый 14, третий 15, восьмой 16, пятый 17, девятый 18, седьмой 19, шестой 20, второй 21, одиннадцатый 22, четвертый 23 и десятый 24 элементы И первый 25, пятый 26, второй 27, третий 28шестой 29, четвертый 30 и седьмой 31 элементы ИЛИ, установочный 32, инФормационный 33, управляющий 34 и тактовый 35 входы, инйормационный выход 36, второй .37, первый ,38 и третий 39 управляющие выходы. Сущность изобретения состоит в томщ что перед началом исправления ошибок определяется предельное число циклов коррекции, на которых возможно исправление ошибок, процедура исправления осуществляется одновременно в двух кодовых блоках. Если в течение предельного числа циклов коррекции ошибка не найдена, то устройство выдает сигнал отказа от декодирования. В устройстве осуществляется корректи ровка (исправление) методом перебора значений разрядов каждого из двух повторов (и, 1 с) -кода только на тех позициях, где произошло несовпадение .двух повторений. 11 ри этом корректи ровка с последующей проверкой на достоверность осуществляется на тактовой частоте, определяемой быстродействием логических элементов и значительно превышающей тактовую частоту приема кода. При этом суммарное число ошибок в первом и втором повторении 6Й - 1 где Й - минимальное кодом фвое расстояние (и, 1 с) -кода,Содержание алгоритма декодирования состоит в следующем. Кодовые бло- . ки х и х, принимаемые из канала связи, представляются следующим образом: ху+1,Угде ч - (и, 1) -код;1, и 1 - векторы ошибок соответствующих повторов (блоков х иХ) еВ случае необнаружения ошибок(и, 1 с)-кодом в первом повторении х,информация выдается получателю. Еслив первом повторении ошибка обнаружена, то принимается второй повтор х,который также проверяется на наличиеошибок, В случае необнаружения ошибокво втором повторе х информация так -2же выдается получателю, Если и вовтором повторе х ошибка обнаружена,то выделяется вектор надежности путемсложения по модулю два первого х ивторого х повторов, т,е.+1 =Е,причем вектор надежности Е формируется одновременно с поступлением второго повтора х. Если векторы 1, и 1 не содержат единиц в одноименных позициях, то все ошибки кодовых блоков х, и х покрываются вектором Е1 + 1 . Если вес вектора Е не превышает гарантированно обнаруживаемых ошибок (и, 1) -кода, т.е. если Ь й й1, то осуществляется одновременный поиск векторов ошибок 1 для первого кодового блока хи 1 для второго кодового блока х. Так как ошибки могут иметь место только на тех позициях блоков х и х, где у вектора Е стоят единицы, то поиск векторов ошибок 1 и 1 сводится к перебору символов только этих позиций. Всего6возможно 2 - 2 двоичных числа (кроме 000 и 1 11) на позициях, где у вектора Е стоят единицы. Каждое изЬТчисел (О с .(2 - 2) представляет собой тест, который одновременно суммируется по модулю два с векторами хи х. Результаты суммирования х + + Т 1 и х + Т проверяются на наличие ошибок (и, К) -кодом. Если в одном из результатов ошибка не обнаруживается, то это свидетельствует о том, что найден один из векторов ошибок 1, или 1 , т.е. 1 Ч 1 = Т , и дальнейшее декодирование прекращается, так как:(х, + Т 1) Ч (х + Т 1) - (ч + 1, Д+О+ 1, )Ч (т + 1 О+ 1) = ч.Отказ от декодирования происходитв том случае, если вектор ошибок не152241 5найден до 1 = 2 ф - 2, где т 1 - вес вектора ошибок . Это свидетельствует о том, что ошибка произошла в одноименных разрядах х, и х (неисправимая ошибка) и дальнейшее тестирование кодовых блоков хи х до величиныЬ- 2 - 2 бесполезно. Кроме того, отказ от декодирования происходит и в том случае, если вес вектора ошибок 10 Е превышает кратность гарантированно обнаруживаемых ошибок (и, Ы)-кодом, т,е, если Ь) й - 1. Отказ от декодирования. равнозначен запросу следующего кодового блока х з и т.д, 5Разрядность приемных регистров 1, 2 определяется длиной кодовых блоков х, и х. Объем регистра 5 сдвига определяется обнаруживающей способнос.тью (и, 1 с)-кода, т.е. величиной Й, 20 В регистр 5 через элемент И 20 записьвается вес вектора ошибок Е, который образуется на выходе сумматора 1 0 по модулю два. Регистр 5 может быть выполнен на П-триггерах, причем счетный его вход образуется путем соединения Р-входа и тактового входа нулевого разряда, а прямые выходы предыдущих разрядов соединяются с 0-входами последующих разрядов, Тактовые входы всех разрядов объединены. Информационные выходы регистра 5, начиная с первого разряда, подключены к информационным входам счетчика 4. Таким образом, количество еди 35 ниц, записьваемых в регистр 5, равно весу вектора ошибок Е, а в счетчик 4 записьвается на одну единицу меньшенулевой разряд регистра сдвига 5 не подключен к информационному входусчетчика 4). Если вес вектора ошибок превышает обнаруживающую способность (и, 1 с) -кода, т.е. величину Й - 1, то с выхода переполнения регистра 5 через элемент ИЛИ 30 снимается импульс переполнения, который свидетельствует об отказе от декодирования. Счетчик 4 импульсов определят номер контрольного теста, объем счетчика 4 определяется минимально допустимым числом контрольных тестов Т, не приводящих к размножению необнаруживаемых ошибок .Сдвиговый регистр 3 контрольного теста совместно с элементом И 1 9 предназначен для формирования конт-.рольных тестов Т, служащих для идентификации вектора ошибок 1 для кодового слова х 1 или вектора ошибок 1 а 5 6для кодового слова х. Разрядностьрегистра 3 определяется из соотношения1 од(2 - 2)+ 1 = и, + и,гдеГ - округление до целого числав сторону увеличения;Й - минимальное кодовое расстояние (и, Ы) -кода;и, - количество разрядов, равное разрядности счетчикаимпульсов 4;и - дополнительный нулевой разоРядПрограмму сдвига в регистре 3 задает вектор надежности (х+ х)1Ф 1, который образуется на выходе сумматора 10 по модулю два. Дляэтого первый синхровход С регистра3 связан с выходом сумматора 10, Результат сдвига записывается в нулевой разряд, являющийся выходом регистра 3, который подключен к второмувходу элемента И 19. Значение нулевого разряда регистра 3 совместно свектором надежности Е = 1 + 1 определяет для каждого теста Т лозиции, на которых необходимо корректировать (инвертировать ) значения векторов х, и х, С этой целью другойвход элемента И 19 подключен к выходу сумматора 10. Этот вход выполнензадержанным на время, обеспечивающееокончание переходных процессов присдвиге информации в регистре 3. Такимобразом,Т=и Егде Т - значение контрольного теста на д-м такте;и и Е - значения соответственно нуолевого разряда и и вектора Е на -м такте каждогоцикла коррекции.Второй синхровход С регчстра 3обеспечивает считывание содержимогосчетчика 4 в разряды с первого пош-й.Сумматоры 11 и 12 по модулю дваосуществляют коррекцию векторов хи х на позициях, которым соответствуют значения единиц в контрольномтесте Т.Иультиплексор 13 осуществляет коммутацию каналов в зависимости от того, на каком цикле работы устройства,блоки обнаружения ошибок 6 или 7 выработают сигнал об отсутствии ошибок.Если ошибка отсутствует при приемепервого кодового .блока х то информация получателю выдается по первомуканалу если при приеме второго кодо 15вого блока х, - то по второму каналуЕсли при коррекции ошибки отсутст"вуют в блоке х+ Т, то информациявыдается по третьему каналу, еслиФошибки отсутствуют в блоке х + Т 1,то информация выдается по четвертомуканалу.Элемент ИЛИ 30 объединяет сигналыотказа от декодирования, снимаемые свыхода переполнения регистра 5 и свыходов обнуления счетчика 4 черезэлемент И 18 ) на выход 38 устройства.Элемент ИЛИ 31 объединяет сигналыкоррекции, снимаемые с выходов элементов И 1 6 и 17 на выход 39 устройства.В исходном состоянии триггеры 8 и9, регистры 1, 2, 3 и 5 и счетчик 4обнулены.Устройство может работать в следующих режимах.Режим ретрансляции кодовых блоковх и х возможен в случае необнаружедния ошибок блоками б и 7 обнаружения ошибок в словах хили х 30В режим коррекции ошибок устройство переходит лишь в случае обнаружения ошибок блоками 6 и 7 в первомхи во втором х кодовых словах.Информация поступающая по оконча-:Э33 35нии циклового фазирования на вход 33устройства, записывается в регистры1 или 2 на тактовой частоте Г, (вход35 устройства). Выдача, информации изрегистров 1 или 2 осуществляется на40тактовой частоте 1й, Смена частойты следования синхроимпульсов на входе 35 устройства определяется наличием сигнала на выходе 37 устройствалибо переходом устройства в режимкоррекции в случае наличия сигналана выходе 39Устройство работает следующим образрм,На вход 32 поступает импульс, который переводит триггер 8 в единиччное состояние. Это свидетельствуето том, что устройство готово к приему первого кодового блока х, в регистр 1. По окончании циклового фа 5зирования (поиска маркера блока х.,)с входа 33 первый кодовый блок х 1 через элемент И 14, открытый единичнымпотенциалом, снимаемым с прямого выхода триггера 8, и элемент ИЛИ 27 по- ступает на информационный вход регистра 1, на синхровход которого с входа 35 поступают п синхроимпульсов с частотой Е 1.Одновременно кодовый блок х через элемент ИЛИ 25 поступает на информационный вход блока 6 обнаружения ошибок, где осуществляется проверка на достоверность блока х (и, 1) -кодом (например, для разделимого циклического кода деления на образующий полином) . По окончании записи блока х в регистр 1 с входа 4 устройства поступает импульс опроса состояния блока 6, Если блок 6 ошибки не обнаруживает, то на первом его выходе (выходе отсутствия ошибки) появляется сигнал, который через элемент И 21 (на,второй вход которого поступает единичный потенциал с прямого выхода триггера 8), поступая на первый адресный вход мультиплексора 13, подготавливает последний к выдаче информации на выход 36 устройства по первому каналу, т.е. с выхода регистра 1. Этот же сигнал, поступая через элемент ИЛИ 29 на выход 37 устройства, обеспечивает поступление на вход 35 устройства и синхроимпульсов частоты Г, под действием которых достоверно принятый блок х. через мультиплексор 13 считывается на выход 36 устройства (при использовании разделимого (и, Е)-када считываются только первые 1 разрядов, т.е. на вход 35 устройства поступаютсинхроимпульсов частоты ). В этом режиме регистр 5 находится в нулевом состоянии, так как подключенныйк его информационному входу элемент И 20 закрыт нулевым потенциалом, снимаемым с инверсного выхода тригге" ра 8. Поэтому счетчик 4 и регистр 3 обнулены, на выходе элемента И 1 9 постоянно присутствует нулевой потенциал и сумматор 1 по модулю два влияния на работу устройства не ока.зывает. Если блок 6 обнаруживает ошибку, то на его втором выходе (выходе на-: личия ошибки) появляется импульс, который обнуляет блок 6 (на схеме не показано, но может быть реализовано как сброс элементов памяти декодера циклического кода) и переводит триг", гер 8 в нулевое состояние. : Через Р415 10 9 1522элемент И 17 этот импульс не проходит, так как на втором выходе блокаприсутствует нулевой потенциал, Таким образом, устройство подготовлено5для приема второго кодового блока х.Второй кодовый блох по окончанииего циклового фазирования, поступаяна вход 33 устройства на тактовойчастоте Г через открытые элементыИ 15 и ИПИ 28 записывается в регистр2, а через элемент ИЛИ 26 проверяется на достоверность блоком 7. Одно"временно под действием синхроимпульсов Г через элемент ИЛИ 27 осуществляется перезапись содержимого регистра 1, а на сумматоре 10 по модулю дваосуществляется сложение кодовых блоков х, и х . Так как на первых двухвходах элемента И 20 присутствует 20единичный потенциал, снимаемый с инверсных выходов триггеров 8 и 9, находящихся в нулевом состоянии, то импульсы несовпадения кодовых блоков хи х (вектор ошибок Е) через элемент 25И 20 последовательно заполняют регистр 5 сдвига. Через элемент И 1 9импульсы несовпадения не проходят,так как счетчик 4 и регистр 3 нахо- "дятся в нулевом состоянии. По окончании записи второго кодового блоках в регистр 2 на вход 34 устройствапоступает второй импульс опроса. Приэтом блок 6 снова подтверждает наличие ошибки. Если блоком 7 ошибка необнаружена, то на его первом выходе появляется сигнал отсутствия ошибки,который через элемент ИЛИ 29 поступает на выход 37 устройства, а черезэлемент И 23, на другом входе которого присутствует единичный потенциалс инверсного выхода триггера 8, поступает на адресный вход А 1 мультиплексора 13, подготавливая его для , выдачи инФормации на выход 36 устройства по второму каналу, т.е. с выходарегистра 2. Считывание достовернопринятого в регистр 2 кодового блоках осуществляется также под действием синхроимпульсов частоты Е 50Если и после приема второго кодового блока х обнаружена ошибка вблоке 7, то под действием импульса, поступающего на вход 34, на вторыхвыходах блоков 6 и 7 обнаружения ошибок одновременно появляются единичные потенциалы. При этом срабатывает элемент И 16, так как на его третьем входе присутствует единичный потенциал с инверсного выхода триггера 9, на первом - импульс опроса, а на втором - сигнал ошибки блока 7. Элемент И 17 не срабатывает, так как на третьем его входе присутствует нулевой потенциал, снимаемый с прямого выхода триггера 9. Импульс с выхода элемента И 16, поступая на вход счетчика 4, обеспечивает запись в него содержимого регистра 5, начиная с первого разряда, а поступая на выход 39 через элемент ИЛИ 31, свидетельствует о переходе устройства в режим коррекции, Таким образом, в режим коррекции устройство переходит в случае обнаружения ошибок блоком 6 в первом х и блоком 7 во втором х кодовых блоках.Коррекция сводится к инвертированию разрядов кодовых блоков х и х, которые определяются единичными разрядами вектора ошибок Е = 1+ 1. Позиции кодовых блоков х и х, подлежащие инвертированию, определяются методом перебора и задаются контроль - ным тестом Т.Номер (1) теста Т задается сос 1тоянием счетчика 4 импульсов. Поэтому перед началом очередного цикла . коррекции содержимое счетчика 4.переписывается в, разряды регистра 3, начиная с первого разряда регистра 3Мультиплексор 13 заблокирован отсутствием сигналов на его адресных вхо- дах АО-АЗ. Сдвиг информации в регистрах 1 и 2 осуществляется под действием синхроимпульсов частоты ЕТаким образом, если, напрймер, при записи второго кодового блока х сумматором 1 0 по модулю два выделено три импульса несовпадения, то регистр 5 сдвига находится в состоянии0111, импульсом с выхода элемента И 16 в счетчик 4 с регистра 5 записывается состояние 011 (нулевой разряд регистра 5 не подключен к информационным входам счетчика 4),. а .задним фронтом сигнала опроса, поступающего на вход С регистра 3, в последний записывается состояние 0110 (выходы счетчика 4 подключены к информационным входам регистра 3, начиная с первого, а выходом.регистра 3 является выход его нулевого разряда и ).Так как вектор надежности Е задает,программу сдвига в регистре 3, то на первом цикле коррекции, т,е. для первого теста Т сдвиг информациив регистре 3 осуществляется по перед- . нему фронту первого импульса на.выходе сумматора 10, Если, например, несовпадение в третьих разрядах первого5 и второго кодовых слов хи х, то первый импульс появляется на выходе сумматора 10 только на третьем такте (1 = 3) в первом цикле Ц = 1) коррекции. По этому сигналу осуществляется сдвиг в регистре З,и он перехо- дит в состояние 0011. Наличие единицы в нулевом разряде (и ) реги-стра 3, с выходом которого связан вход элемента И 19, обеспечивает про хождение единичного сигнала с выхода сумматора 1 0 через задержанный на время срабатывания регистра 3 вход элемента И 1 9 на входы сумматоров 11 и 12 только на третьем такте работы устройства в первом цикле коррекции, Это соответствует инвертированию сумматорами 11 и 12 содержимого третьих разрядов кодовых слов х и х . Следующий единичный сигнал с выхода сум матора 1 О осуществляет второй сдвиг в регистре 3 и переводит его в состояние 0001, а также инвертирует содержимое соответствующих разрядов кодовых слов х и х . Приход третье ,го кчпульса с сумматора 1 0 пеоеводит регистр 3 в состояние 0000, Такое, состояние регистра 3 свидетельствует, о том, что больше ни на одном такте работы устройства в первом цикле кор 35 рекции с выхода элемента И 19 единич- ный сигнал сниматься не будет. Если первый тест совпадает с вектором Ошибки в первом Х 1 или во втором ха кодовом слове, то происходит коррек - ция (исправление) этой ошибки. Результат суммирования по модулю два кодового слова х, с первым тестом Т с выхода сумматора 11 через элемент ИЛИ 25 поступает на вход блока 6, где проверяется на достоверность, а результат суммирования по модулю два кодового слова хс первым тестом Т с выхода сумматора 12 через элемент ИЛИ 26 поступает на вход блока ,50 где проверяется на достоверность, Если ошибка не обнаружена блоком 6, то состояние счетчика 4 не меняется, в регистр 3 задержанным импульсом опроса записывается снова номер первого теста, и мультиплексор 13 через эле 55 мент И 22 подготавливается для выдачи информации на выход Зб устройства по третьему каналу. Если блок 7 ошибку не обнаруживает, то также в регистр 3 записывается номер первого теста, мультиплексор 13 через элемент И 24 подготавливается для выдачи инйормации на выход 36 устройства по четвертому каналу. Таким образом, с выхода Зб устройства по окончании первого цикла коррекции в случае необнаружения ошибок блоком 6 считывается кодовое слово х, + Т = ч, так как в этом случае Т = 1 а в случае необнаружения ошибок блоком 7 считывается кодовое словох+ Т = ч, так как в этом случае Т = 1. Если.оба блока 6 и 7 обнаруживают ошибку, то устройство переходит на второй цикл коррекции. По импульсу опроса блоки 6 и 7 выдают сигналы наличия ошибки, за счет чего срабатывает элемент И 17 и сигнал с его выхода вычитает единицу из счетчика 4 (010), состояние которого записывается в регистр 3 (01 00).В дальнейшем работа устройства аналогична работе на первом цикле . коррекции. Отличие состоит лишь в том, что при первом сдвиге (т.ена первой единичной позиции вектора надежности Е) в регистре 3 его нулевой разряд не принимает. единичного значения, так как состояние регистра 3 0010. Нулевой разряд и регистра 3 на втором цикле коррекции Ц = 2) принимает единичное значение только на такте, соответствующем номеру второго единичного разряда вектора на- дежности Е.,Это означает, что коррекция ошибки в кодовых словах х и х происходит только на позиции, соответствующей номеру второго единичного разряда вектора надежности Е.В случае необнаружения ошибки блоком 6 на выходе 36 считывается кодовое слово х + Т , так как в этом случае Т = 1, при необнаружении ошибки блоком 7 на выходе 36 считывается кодовое слово х + Т, так как при этом Т = 1 . Если блоки б и 7 в этих кодовых словах обнаруживают ошибку, то устройство переходит на третий цикл коррекции.Режим коррекции продолжается до тех пор, пока не будет найден вектор ошибок 1 = Тили 1 = Т либо пока3 2состояние счетчика 4 в процессе вычитания не станет равным нулю, что свидетельствует о наличии неисправимых ошибок в кодовых словах хл и н, т. е. оши-бок в одноименных разрядах кодовых слов хи х , и бессмысленности дальнейших циклов коррекции до величины 8Д -2 - 2, При обнулении счетчика 4 на всех его инверсных выходах, под 5 ключенных к многовходовому элементу И 18, появляются единичные потенциалы, триггер 9 в режиме коррекции переводится в единичное состояние, поэтому приход импульса опроса на вход 34 обеспечивает появление единичного потенциала на выходе элемента И 18, который через элемент ИЛИ 30 поступает на выход 38 устройства, сигнали зируя об отказе от декодирования.Таким образом, поскольку процедура коррекции осуществляется одновре - менно по двум кодовым блокам х и хй (ведется однов ременный поиск векто ров ошибок 1или 1 ), то число циклов коррекции сокращается в два раза, что повышает быстродействие устрой - ства. 25из об ретения фо рмула Декодирующее устройство, содержащее первый триггер, вход установки в 1 11 которого является установочным 30 входом устройства , а прямой выход соединен с первыми входами первого и второго элементов И , инв е р снуй выход первого триггера соединен с первыми входами третьего и четвертого элем ен - 3 тов И , вторые входы первого и третьего элементов И объединены и являются информационным входом устройства , первый элемент ИЛИ , выход которого со един ен с информационным входом и ер вого блока обнаружения ошибок , и е р - вый выход которога соединен с вторым входом второго элемента И, второй выход первого блока обнаружения ошибок . соединен с входом установки в 0 45 первого триггера и первым входом пятого элемента И, выход которого соединен со счетным входом счетчика, выход первого элемента И соединен с первым входом второго элемента ИЛИ, выход которого соединен с информационным входом первого регистра, выход третьего элемента И соединен с первым входом третьего элемента ИЛИ, выход которого соединен с информационным входом второго регистра, выход которого соединен с вторым входом третьего элемента ИЛИ, тактовые входы первого и второго регистров 1522415 14объединены и являются тактовым входом устройства, выход первого регистра соединен с вторым входом второго элемента ИЛИ, первым информационным входом мультиплексора и первым входом первого сумматора, выход которого соединен с первыми входами шестого, седьмого элементов И и с первым управляющим входом третьего регистра, прямые выходы счетчика соединены с одноименными информационными входами третьего регистра, управляющие входы третьего регистра и первого блока обнаружения ошибок объединены и являются управляющим входом устрой.ства, выход третьего регистра соединен с вторым входом седьмого элемента И, выход которого соединен с первым входом второго сумматора, выход которого соединен с первым входом первого элемента ИЛИ и вторым информационным входом мультиплексора, выход шестого элемента И соединен с входом четвертого регистра, первый выход которого соединен с первым входом четвертого элемента ИЛИ, выход которого является первым управляющим выходом устройства, выходы второго и четвертого элементов И соединены соответственно с первым и вторым адресными входами мультиплексора, выход которого является информационным выходом устройства, о т л и ч а ю - щ е е с я тем, что, с целью повышения быстродействия устройства, в него введены второй триггер, второй блок.обнаружения. ошибок, восьмой - одиннадцатый элементы И, пятый - седьмой элементы ИЛИ и третий сумматор, второй вход первого элемента ИЛИ подключен к выходу первого элемента И, первый вход третьего сумматора подключен к выходу седьмого элемента И, выход третьего сумматора соединен с третьим информационным входом мультиплексора и первым входом пятого элемента ИЛИ, второй вход и выход которого подключены соответственно к выходу третьего элемента И и информационному входу второго блока обнаружения ошибок, управляющий вход которого объединен с первыми входами восьмого и девятого элементов И и подключен куправляющему входу устройства, первый выход второго блока обнаружения ошибок соединен с первыми входами шестого элемента ИЛИ, десятого элемента И и с вторым входом.Редактор Л.Веселовская Техред Л,Олийнык КоРРектоР Т Палий Заказ 6979/56 Тираж 884 ПодписноеВНИИПИ Государственного комитета по изобретениям и открытиям при ГКНТ СССР113035, Москва, Ж, Раушская наб., д. 4/5 Производственно-издательский комбинат "Патент", г.ужгород, ул. Гагарина, 101 155224 четвертого элемента И, второй выход блока обнаружения ошибок соединен с вторыми входами пятого, восьмого элементов И и входом установки в "1"5 второго триггера; прямои выход кото- рого соединен с третьим входом пятого элемента И, вторыми входами девятого, десятого и первым входом одиннадцатого элементов И, инверсный выход второго триггера соединен с третьим входом восьмого элемента И и вторым входом шестого элемента И, третий вход которого подключен к инверсному выходу первого триггера, вы ход восьмого элемента И соединен с тактовым входом счетчика и первым входом седьмого элемента ИПИ, второй вход которого подключен к выходу пятого элемента И, вторые выходы четвертого регистра соединены с,одноименными информационными входами счетчика, инверсные выходы которого 1 1516соединены с одноименными третьими . входами девятого элемента И, выход которого соединен с вторым входом четвертого элемента ИПИ, вторые входы первого и второго сумматоров подключены к выходам соответственно третьего элемента ИЛИ и первого регистра, вторые входы одиннадцатого элемента И и шестого элемента ИЛИобъединены и, подключены к первому выходу первого блока обнаружения ошибок, выходы десятого и оданнадцатого элементов И соединены соответственно с третьим и четвертым адресными входами мультиплексора, четвертый информационный вход которого объединен с вторым входом третьего сумматора и подключен к выходу второго регистра, выходы шестого и седьмого элементов ИЛИ являются соответственно вторым и третьим управляющими выходами устройства.