Устройство для определения старшего значащего разряда

Изобретение относится к вычислительной технике, может быть использовано в цифровых вычислительных устройствах, а также в устройствах приема и передачи информации и являетсяусовершенствованием известного устройства, описанного в авт, св,У 116470.Целью изобретения является расширение функциональных возможностей за 10счет определения количества единицв и-разрядном двоичном коде,На фиг.1 приведена структурнаясхема устройства; на фиг,2 - структурная схема блока выделения старшего разряда,Устройство содержит элемент ИЛИ 1,элемент НЕ 2, блоки 3, - 3 выделениястаршего разряда, группы элементовИЛИ 4, группы элементов И 5, сигнальный выход 6 устройства, прямые и инверсные разряды 7 входного тока, шифраторы 8 - 8, выходы 9 элементов ИЛИ4, выходы 10 - 10, 11, 12, - 12 блоков 3, выходы 13 устройства.25Блок 3 (фиг.2) содержит элементыНЕ 14, элементы И-НЕ 15, элементы И16, элементы НЕ 17, элементы И 18,элемент ИЛИ-НЕ 19.Дополнительные элементы, введенные ЗОв устройство: элемент И 20 и выходы21 устройства.Устройство работает следующим образом.Прямь.е и .нверсные выходы разрядованализируемого двоичного кода А подаются на входы 7 устройства.Возможно три случая: во всех разрядах кода записаны нули, во всех разразрядах кода записаны единицы и ко Оличество разрядов, в которые записаныединицы, меньше и.В первом случае на выходе элементаИЛИ 1 нулевой потенциал. Элемент И 20закрыт нулевым потенциалом прямоговыхода и-го разряда анализируемогокода. На вторых входах элементов И 5 первой группы разрешающий потенциал Инверсный аяализируемый код А через открытые элементы И 5, элементы ИЛИ 4 поступает на входы 9 блока виделения старшего разряда 3. В блоке 3 выделяется старший значащий разряд. Сигнал, равный единице, будет на выходе 10 так как на всех входах 9 присутствуют единицы, а на всех остальных выходах 10 должен быть О. На выходах 13 шифратора 8 двоичный код, соответствующий номеру старшего разряда (в данном случае 001),С выходов 11 анализируемый код А сисключаенной старшей единицей поступает на следующий блок выделения старшего разряда 3 , через элементыИЛИ 4 второй группы. Нулевой сигнална выходе 12 блока выделения старшегоразряда 3 будет в случае, еслй количество единиц на входах 9 данногоблока более одной.Следовательно, в данном случае навыходе 12 блока 3. нулевой сигнал,а на элементах И 5 второй группы запрещающий потенциал. В следующемблоке вьщеления старшего разряда Зя,-4выделяется старший значащий разряд,из остатка анализируемого кода определяется условие - количество единицбольше одной или меньше, исключаетсястарший значащий разряд. Сигнал единицы на выходе 101, а на выходе 12 -ноль, На выходе шифратора 8, двоичный код номера разряда (010). Далее схема работает аналогично.На выходах шифраторов 8 - 8 нахо"дятся последовательно расположенныедвоичные коды номеров разрядов анализируемого кода, находящихся в нуле(001, 010, 011, 111),На выходах 12 блоков 3 - 3 для данного случая нули,Таким образом, на всех выходах 21нулевой потенциал, что соответствуетотсутствию единиц в анализируемомкоде А,Во втором случае, когда во всехразрядах анализируемого кода записаныединицы, на выходе элемента ИЛИ 1единичный потенциал, а на вторых вхо"дах элементов И 5 первой группы - запрещающий. Прямой код А через элементы ИЛИ поступает на входы блока вьщеления старшего разряда 3 . Дальнейшая работа устройства аналогична описанной в первом случае. На выходах шифраторов 8- 8 последовательно расположенйые двоичные коды номеров разрядов анализируемого кода, находящихся в единице (001, 010,011, 111) .Единичный сигнал на выходе "и" 21 так как единица с прямого выхода и-го разряда поступает на первый вход, а пройдя через блоки вьщеления старшего разряда 3- 3 - на второй вход элемента И 20, На остальных выходах21 нули, так как на всех выходах 12 , блоков 3 - 3 (для данного случая) нулевой потенциал.В третьем случае, когда в К разря дов анализируемого кода записаны еди ницы, на выходе элемента ИЛИ 1 единичный потенциал, на вторых входах элементов И первой группы - запрещающий потенциал.Прямой анализируемый код А через элементы ИЛИ поступает на вход блока 3.В блоке 3 выделяется старший значащий разряд, в котором записана единица. С выходов 11 передается на сле дующий блок 3 , анализируемый код А с исключенной старшей единицей. Единичный сигнал на выходе 10, номер которого соответствует номеру разряда, в который была записана старшая единИца, а на выходе шифратора 8 я - соответствующий ему двоичный код. На выходах 10 К-го блока вьщеления старшего разряда 3 единичный сигнал, соответствующий номеру разряда, в ко торый была записана последняя единица, а на выходе шифратора 8 - соотк ветствующий ему двоичный код,1На выходе 12 блока 3 единичныйпотенциал, так как на входы этогоблока поступил код, в котором единицазаписана только в одном разряде, навторых входах элементов И 5 разрешающий потенциал,35На входы блока 3, через открытые элементы И 5,. элементы ИЛИ 4 поступает инверсный анализируемый код.Единичный сигнал на выходе 10, номеркоторого соответствует номеру старшеОго разряда кода А, в котором записан,ноль, а на выходе шифратора 8, соответствующий ему двоичный код. Далее схема работает аналогично описанной в первом случае, На выходах шиф 45ратора 8 - 8 последовательно расположенные двоичные коды номеров разрядов, в которых записаны единицы, ана выходах 8., - 8, - номера разрядов, находящихся в нуле. На выходеэлемента И 20 (для данного случая)50ноль, так как на первом и втором входах возможно только противоположноезначение сигналов. Единичный сигналс выхода 12 блока 3 поступает на выход К , что соответствует наличию К1 55 единиц в анализнруемом коде А. Навсех остальных выходах 21 нули,Блок вьщеления старшего разряда.3работает следующим образом.Анализируемый код поступает навходы, Элементы И-НЕ 15, НЕ 17 и элементы И 16 служат для выделения старшего значащего разряда, поступившегона входы, Схема распределяет потенциалы таким образом, что единицы старшего разряда, распространяясь на значащие младшие разряды, запрещает прохождение сигналов значащих цифр навыхоДы 10 младших разрядов блока независимо от того, какое число записано в пределах разрядности. Сигнал,равный единице, на том выходе 10, номер которого соответствует входу, накотором присутствует старшая единица,на всех остальных выходах 10 долженбыть "0", независимо от состояний остальных входов.Когда-число единиц в анализируемомкоде больше одной, сигнал, равнй нулю, находится на выходе элемента ИЛИНЕ и выходе 12Единица старшего разряда кода, распространяясь по цепочкеэлементов И-НЕ 15 и элементов НЕ 17,дает разрешение на одни входы элементов И 18, другие входы которых подключены к входам блока младших разрядов. Единица любого младшего разрядачерез элемент И 18, элемент ИЛИ-НЕ 19поступает на выход 12, а на выходы11 - разряды анализируемого кода сисключенной старшей единицей,формула изобретенияУстройство для определения старшего значащего разряда по авт. св.У 1164707, отличающееся тем, что, с целью расширения функциональных возможностей за счет определения количества единиц в и-разрядном двоичном коде, в него введен дополнительный элемент И, причем первый его вход соединен с выходом и-го элемента ИЛИ и-й группы, а второй вход - с втовторым входом и-го элемента ИЛИ первой. группы, выход дополнительного элемента И и выход элемента ИЛИ-НЕ д-го блока вьщеления старшего разря.да (1 = 2, , и) являются дополнительными выходами наличия единиц в анализируемом коде устройства.1260957 йФю оставитель Г.Пономаре ехред П.Олейник Редактор Т,Парфено ректор С.Черни Заказ 523 Подписно 4/ оизводственно-полиграфическое предприятие, г. Ужгород, ул. Проектная О Тираж 671ВНИИПИ Государственного кпо делам изобретений и 113035, Москва, Ж, Раушс тета СС крытий наб