Аналого-цифровой инкрементный вычислитель экспоненциальной функции

СОЮЗ СОВЕТСКИХСОЦИАЛИСТИЧЕСНИРЕСПУБЛИК А 1 4 С 06 С 7/2 06 Р 7 556 НИЕ ИЗОБРЕТЕН ится к автте и СКОМУ СВИДЕТЕЛЬСТВУ 2 1) 3851354/24-242) 05,02,85б) 30.08.86. Бюл.1) Ордена Ленина омамохнике управляющи ычислительнь ения в,след альной Функцинститут киберне о от аналогового сигнала с представлением результата в цифровой форме.Цель изобретения - повышение быстродействия. Сущность изобретения заключается в том, что в устройство,,содержащее вычитающий узел, цифроаналоговый преобразователь, сумматоры аргумента и функции, нуль-орган,группу пороговых элементов, блоксдвига и генератор импульсов, дополнительно введены блок памяти, шифра"тор и приоритетный блок. 1,ил,етельство СССРС 7/38, 1970.рнетическую тех ческои информа-.:алиновского,1979, с,163 ГОСУДАРСТВЕННЫЙ КОМИТЕТ СССРПО ДЕЛАМ ИЗОБРЕТЕНИЙ И ОТКРЫТИЙ тики им. В.М. Глуш(57) Изобретение отнотике и вычислительнойжет найти применениесистемах и гибридныхустройствах для вычислщем режиме экспоненци1 125Изобретение относится к автомати-,ке и вычислительной технике и можетнайти применение в управляющих системах и гибридных вычислительныхустройствах для вычисления в следящем режиме экспоненциальной функцииот аналогового сигнала с представлением результата в цифровой форме,Цель изобретения - повышение быстродействия вычислителя.На чертеже изображена функциональная схема предлагаемого аналогоцифрового инкрементного вычислителяэкспоненциальной функции.Вычислитель содержит вычитающийблок 1, цифроаналоговый преобразователь 2, сумматор 3 аргумента, нуль.орган 4, блок 5 памяти, шифратор 6,прггоритетный блок 7, группу 8 пороговых элементов, сумматор 9 функции,блок 10 сдвига, генератор 11 импульсов, вход 12 "Начальная установка",вход 13 "Запуск" устройства, вход14 устройства, выходы 15 аргументаи выходы 16 функции устройства.Вычислитель работает следующимобразом,Перед началом работы подаетсясигнал "Начальная установка" повходу 12., который обнуляет сумматор3 аргумента и устанавливает код "1"в сумматор 9 Функции, т.е. и разрядов младшей и и. разрядов старшей час.ти сумматора 9 функции обнуляются,а. в младший разряд целой части этого сумматора заносится единица. Таким образом, для нулевого значенияаргумента х,=- 0 в сумматоре 3 устанавливается единичное значение функхоции у = е =, 1 в сумматоре 9 Функции,который для )х 1 (1 содержит и младших, и старших разрядов и два разряда целой части числа. Блок 5 памяти содержит 2 п слов для выбраннойразрядности устройства и, причем впервой половине (странице) блока 5памяти записаны коды функции 1 п(1+х)гдля значений аргумента х = 2 (=1,2, ,и), а во второй половине этогоблока записаны коды функции 1 п(1-х)для тех же значений аргумента. Лдресация к той или иной половине блока5 осуществляется сигналом с выходануль-органа 4, а адресация внутрикаждой половины блока 5 происходитпо сигналам с выхода шифратора б.Сигнал, поступивший по входу 13 "Запуск" устройства, запускает генератор 11 импульсов, который выдает 4511 2три серии импульсов: основная серияпо третьему выходу, задержанная навремя ( ) переходного процесса вприоритетном блоке 7 - по второмувыходу и задержанная на время ( )переходного процесса в сумматоре9 и блоке памяти 5 - по первому выходу генератора 11 импульсов.Напряжение (аУ) рассогласования(между входным напряжением аналогового сигнала по входу 14 устройстваи напряжением обратной связи с вы-.хода цифроаналогового преобразователя 2) с выхода вычитающего блока 1прикладывается к входу нуль-органа4 и входам группы 8 пороговых элементов. Пороговые элементы группы8 срабатывают при достижении напряжением рассогласования значений порогов, на которые настроены соответствующие пороговые элементы (например, по двоичному закону: 1,2,4,2" " условных единиц младшего разряда 2 сумматора 3 аргумента).В первом такте. приоритетный блок 7в моменты, определяемые тактовымиимпульсами с третьего выхода генератора 11 импульсов, определяют старший по весу пороговый элемент группы 8 из числа сработавших и выдаетсигнал на соответствующий вход шифратора 6, на выходе которого формируется номер позиции (разряда), вкотором находится единица в позиционном двоичном коде с выходов приоритетного блока 7. Двоичный код номера позиции с выходов шифратора бпоступает на управляющие входы блока 10 сдвига, который осуществляетпередачу одержимого. сумматора 9 4 Офункции на вход того же сумматора9 со сдвигом на соответствующее число разрядов для суммирования или вычитания с предыдущим значением Функции, причем выбор операции суммировапия или вычитания производитсясигналом с выхода нуль-органа 4,причем эта операция выполняетсяво втором такте в моменты, определяемые тактовыми импульсами с второго выхода генератора 11 импульсов,задержанными относительно первойосновной серии на время ь, . По этойже серии производится считываниес блока 5 памяти кода Функции 1 п(1++ьх) из ячейки, адрес которой определяется знаком приращения с выходануль-органа 4 (выбирается соответст.вующая половина блока 5 памяти) в12545 1 О 35 40 50 55 зкачестве старшего разряда адреса и кодом с выхода шифратора 6 в качестве младших разрядов адреса, т.е. для приращения сигнала ьх=+2 выби- рается функция 1 п (1+2) записанная по адресуТ в соответствующей половине блока 5 памяти. Код функции 1 п (1+2 ) с выхода блока 5 памяти поступает на вход сумматора 3 аргумента, в котором он суммируется с предыдущим содержимым сумматора 3 аргумента. Эта операция выполняется в третьем такте по сигналу с первого выхода генератора 11 импульсов, на котором формируется серия импульсов, задержанная относительно предыдущей серии по второму выходу генератора 11 импульсов на время 7 определяемое временем считыванич кода с блока 5 памяти. Полученный 20 код с выхода сумматора 3 аргумента поступает на выход 15 аргумента и на вход цифроаналогового преобразователя 2, в котором он преобразуется в аналоговую величину и подается в 25 качестве сигнала обратной связи на второй вход вычитающего блока 1. Таким образом, в каждый текущий момент в сумматоре 3 аргумента содержится цифровой код входного аналогового сигналаХ - - Х + ьХ -Х -+Ь(Ч+ьр(Ф 2 )= ХЙ)п 1 ьщ знак напряжения рассогласования,причем точность его представлениязависит от выбранной разрядностисумматора 3 аргумента и блока 5 памяти,Одновременно с этим в сумматоре9 функции формируется текущее значение экспоненциальной функции=У 1+ад; ьО) Я 1.Вычисление текущего цифрового значения функции и аргумента с точностью до младшего разряда 2" производится максимально за п тактов, причем в каждом такте генерируется по одному импульсу на каждом изтрех выходов генератора импульсов Ф о р м у л а изобретения Аналого-цифровой инкрементный вычислитель экспоненциальной функции, содержащий вычитающий блок, цифроаналоговый преобразователь, сумматор аргумента, нуль-орган, группу пороговых элементов, сумматор функ-ции, блок сдвига и генератор импульсов, причем вход вычислителя соединен с первым входом вычитающего блока, подключенного вторым входом к выходу цифроаналогового преобразователя, а выходом - к информационным входам пороговых элементов группы и к входу нуль-органа, выход которого подключен к входу выбора режима сумматора функции, выходы старших разрядов которого соединены с выходами Функции вычислителя и с информационными входами блока сдвига, подключенного выходами к входам сумматора функции, вход начальной установки которого соединен с входом "Начальная установка" вычислителя и с входом начальной установки сумматора аргумента, подключенного выходами к входам цифроаналогового преобразователя и выходам аргумента вычислителя, а стробируюшим входом к первому выходу генератора импульсов, подключенного входом к входу "Запуск вычислителя, а вторым выходом - к стробирующему входу сумматора функции, о т л и ч а ю щ и йс я тем, что, с целью повышения быстродействия, в него введены блок памяти, шифратор и приоритетный блок, причем выходы пороговых элементов группы подключены к входам приоритетного блока, выходы которого соединены с входами шифратора, выходы которого соединены с входами управления величиной сдвига блока сдвига и с адресными входами блока памяти, кроме входа старшего разряда адреса блока памяти, подключенного входом к выходу нуль-органа, выходами - к входам сумматора аргумента, стробирующим входом - к второму выходу генератора импульсор) а третий выход генератора импульсов соединен со стробирующим входом приоритетного блока./51Производств но-полиграФическое предприятие, г,ужгород, ул. Проектная,з 723/54 Тираж 671 ВНИИПИ Государственногопо делам изобретений 113035, Москва, Ж, Р комитета СССи открытийушская наб.,