Устройство для синхронизации контрольного и эталонного цифровых сигналов

Союз, СоветскихСоциалистическихРеспублик ОП ИСАНЙЕ ЗОБРЕТЕН ИЯ АВТОРСКОМУ СВИДЕТЕЛЬСТВУ11л-.% -Ьщлетень йе 25я описания 08.07,80 с присоелннением зая удерстввнный комнтет СССР 23) Прнори но делам нзобретеннй н атхрытнйпублнкова ио,07.0икораи ата оп 72) Автор изобретени Курил аявитель(54) УСТРОЙСТВО ДЛЯ КОНТРОЛЬНОГО И ЦИФРОВЫХ СИГ ИНХРОН ИЗАБТАЛОННОГОЛОВ Изобретение от ехнике и может б рольно- измеритель цифровых систем с ой техники,носится к импуыть примененоной аппаратуревязи и вычислитель льснойв контдля По основном вестно устройст контрольного и налов, содержа шифратор, блок тоты, генерато блок несовпаде гер, два элеме такто с одни которо депе ф . динен у авт,св, М 598226 из- во для синхронизации . эталонного цифровых сигщее счетчик тактов, де.- выделения тактовой часр эталонного сигнала,.ний, схемы запрета, тригнта совпадения и инвертор,Недостатком устройства является то,что длительность цикла сравнения контрольной и эталонной последовательностейимпульсов не зависит от того, в какомтакте цикла выявлено первое несовпадение, Это обуславливает сравнительно большое время вхождения в синхронизм;Белью изобретения является уменьшение времени синхронизации,ЯУказанная цель достигается тем, что в устройство для синхронизации контрольного и эталонного цифровыми сигналов, содержащее схему запрета; блок выделения тактовой частоты, вход которого подключен кшине контрольного сигнала, первый выход блока выделения тактовой частоты соединен со входом счетчика тактов, вы- :оды которого через дешифратор подкаочены к первым входам первого и второго элементов совпадения, выход второго элемента совпадения соединен с первым вхо- дом генератора эталонного сигнала, второй вход которого подкаочен к выходу блока выделения тактовой частоты, инвертор, триггер и блок несовпадений, вы- . ход которого соединен с первым входом схемы запрета,. второй вход которой подкаочен к последнему разряду счетчикав, а выход схемы запрета соединенм из входов триггера, другой вход го подкаочен ко второму выходуратора, причем выход триггера соесо вторым входом второго эле- в3 7468мха совйаденяя-непосредственно и через янвертор со вторым входом первогоэлемента совпадения, выход которого подключен к третьему входу генератора эталонного сигнала, выход которого соединен с первым входом блока несовпадений, второй вход которого подключен к, выходом последне о разряда счетчика 10тактов и входом схемы запрета, а выход схемы запрета подкаочен ко входуустановки в ноль счетчика тактов.Функциональная схема. устройства приведена на чертеже и конструктивно содержит счетчик 1 тактов, дешифратор 2,блок 3 выделения тактовой частоты, генератор 4 эталонного сигнала, блок 5несовпадений, схему 6 запрета, триггер7, элементы 8 и 9 сбвпадения и инверторы 10 и 11,Устройство работает следующим образом,9 блоке 5 несовпадений осуществляет-ся поразрядное сравнение контрольйого ффсигнала, поступающего на вход устройст"м с линии, и эталонного сигнала, формируемого генератором 4. Выявленное не совйадение фиксируется триггером 7 иустанавливает счетчяк 1 в нулевое" соотоянне, причем сигнал с выхода инвертора 11 закрывает схему 6 запрета, от. ключая триггер 7 от выхода блока 8 несовпадений; Затем сигнал с выхода фО фдешифратора 2 считйвается через элемент фО,совпадения и поступает в схему генератора 4, осуществляя сдвиг эталоннойпоследовательности на такт, По окончании считывания состояния триггера 7 навыходе б" дешифратора 2 появляется имф 0пульс, обнуляющи триггер,; подготавливаяего к новому циклу синхронизапш,При перекаочении последнего- разрядасчетчика 1 тактов ь фединичное сосгояЭ 5 4.ние схема 6 запрета открывается, и начинается новый цикл синхронизации, г овторяющийся до тех пор, пока за 2 д 1 такт не будет зафиксировано несовпадений (о -количество разрядов счетчика), Прн отсутствии в течение 2 " тактов несовпадений триггер 7 остается обнуленным, и сигнал с выхода " Одешиф ратора 2 через схему 8 совпадений поступает в схему генератора 4, фиксируя окончание процесса синхронизации, Последний ( й -ый) разряд счетчика обеспечивает отключение триггера 7 от блока 5 несовпадений на время, необходимоедап завершения переходных процессов . вызванных сдвигом эталонной последовательности на такт, а также позволяет разделить во времени фиксацию несовпадений, их считывание и возвращение тжггера в исходное состояние, необхо.димое для устойчивой работы устройства,В известном устройстве цикл выявления несовпадений продолжается в тече.вие 2 тактов и не зависит от того, в каком такте выявлено первое несовпадение, В данном устройстве цикл выявления несовпадений завершается при выявлении первого несовпадения, Таким образом, за счет уменьшения продолжительности никла выявления несовпадениЯ уменьшаез ся общее время вхождения в синхронизм,Формула изобретения Устройство для сннхронизапки контрольного и эталонного цифровых сигналов по авт,св, Ж 598226, о т л и ч а ю щ ее. с я тем, что,с целью уменьшения вре- мени синхронизапин, в него дополнительно введен инвертор, включенный между выходом последне о разряда счетчикатактов- и входом схемы. запрета, а выход схемы запрета подключен ко входу установки в ноль счетчика тактов.Тараж 996 Поапасиее ОНИИПИ Государсфввнваго комаачев ио аевам аэебрефеввй в еврызай 113036, Москва, Ж, Рауинаав ваб