Устройство усреднения

СОЮЗ СОВЕТСКИХСОЦИАЛИСТИЧЕСНИХРЕСПУБЛИК в 4 С 06 Г 15 3 САНИЕ ИЗОБРЕТЕНИк щн х(2 (2 (4 Автор .744609 (54) УС (57 Из вычисли использ бласт быть с иализ ивано в качестве СР СЬ 00 СФ ГОСУДАРСТВЕННЫЙ КОМИТЕТ СССРПО ДЕЛАМ ИЗОБРЕТЕНИЙ И ОТКРЫТИЙ АВТОРСКОМУ СВИДЕТЕЛЬСТ 1) 3781985/24-242) 18.08,846) 2301.86. Г)юп.372) О,В. Козлов и А.А. Мусаев 53) 681.32(088.8)56) Мирский Г,Я, Аппаратурное опрееление характеристик случайных роцессов. М.: Энергия, 1972, с. 53- 5 ское свидетельство СССРкл. С 06 Р 15/36, 197 РОЙСТВО УСРЕДНЕНИЯ бретение относится к о ельной техники и может Я Одя 8 32 А рованного вычислителя, предназначенного для оценки параметров сигнала.Цель изобретения состоит в повыше нии точности усреднения в условияхаприорной неопределенности относительно статистических характеристикисходной измерительной информации.Это достигается введением регистра1, блока 2 формирования модуля, блоков 18 и 19 вычитания, блоков 21 и22 умножения, элемента ИЛИ 2 и накапливающего сумматора 13, обеспечивающих взвешенное суммированиевходных измерений, зависящее от ихабсолютных значений. 2 ил.(1У =519 и(х 1)а, Ь х;ссс-ЬО, х;1)с, 1=1,2игде у; - цифровые сигналы, поступающие в сумматор;1 а 14 ЬЦс априорно заданные константыНа фиг.геометрически представлено соотношение у=у(х); на фиг. 2структурная схема устройства,Таким образом, входные измерениях; поступают на усреднениев;.ч,л" (2)1= с единичным весом, когда х( а. Винтервале значений а (1 х( Ь, когдаувеличивается вероятность принадлежности х. к аномальным измерениям,происходит винзорирование, т,е,вместо х, на суммирование ( 2) поступает постоянная величина , далеен интервале Ь(х;с с используетсяпонижающее веса и при 1 х,с поступающее измерение отбраковывается,т.е. берется с нулевым весом,Устройство усреднения содержитрегистр 1, блок 2 формирования модуля, первый компаратор 3, второй компаратор 4, третий компаратор 5, второйэлемент И 6, третий элемент И 7,первый элемент И 8, четвертый элемент И 9, пятый элемент И 10, шестой элемент И 11, элемент ИЛИ 12,накапливающий сумматор 13, блок 14деления, генератор 15 тактовых импульсов, делитель 16 частоты, триггер 17, первый блок 18 вычитания,второй блок 19 вычитания, блок 20вычисления обратной вепичины, первый 1 12Изобретение относится к вычислительной технике и может быть использовано в качестве специализированного вычислителя, предназначенного для оценки параметров сигнала.Цель изобретения - повышение точности устройства усреднения, функционирующего в условиях апридрной неопределенности относительно статистйческих характеристик входных измерений,С этой целью в устройство вводятся элементы цифровой вычислительной техники, обеспечивающие взвешенное суммирование входных измерений н соответствии с алгоритмом06832 10 5 20 25 30 35 40 45 50 55 блок 21 умножения, второй блок 22умножения,Функционирование предложенногоустройства основано на реализациивыражений (1) и (2).Устройство работает следующим образом.Сигнал установки исходного состояния от внешнего источника поступает на установочный вход триггера17 и обнуляющий вход накапливающегосумматора 3, при этом все разрядынакапливающего сумматора 13 устанавливаются в нулевое состояние, а триггер 17 - в единичное состояние,обеспечивая тем самым подачу управляющего сигнала на второй вход первого элемента И 8 и третьи входы элементов И 9-11.Сигналы с генератора 15 тактовыхимпульсов поступают на тактирующийвход регистра 1, обеспечивая последовательное поступление входных сигналов х=1и) в двоичном кодеи через первый вход первого элемен-.та И 8 - на делитель 16 частоты,Делитель 16 частоты обеспечиваетделение частоты на и и его выходнойсигнал поступает на счетный входтриггера 17, устанавливая его н нулевое состояние; тем самым формируется нулевой сигнал, запрещающий прохождение измерений в сумматор 13 через элементы И 9-11 и тактовых импульсон через элемент И 8Такимобразом, делитель 16 частоты определяет интервал усреднения посредством задания количества измеренийи, поступающих н накапливающий сумматор 3,Входные сигналы в цифровой форме через регистр 1 поступают наблок 2 формирования модуля, представляющий собой обычный регистр,все разряды которого, кроме знакового, соединены с соответствующимиразрядами регистра 1; н знаковомразряде блока 2 постоянно, вне зависимости от входной информации, содержится потенциал, соответствующийположительному числу, Таким образом,на выходе блока 2 формируются сигналы, соответствующие модулю значения входной величины, которые поступают на первые входы компараторов3-5, первый вход элемента И 9 и второй вход блока 18 вычитания, На вторые входы компараторов 3-5 с входовзадания весовых коэффициентов устрой1206832 ст поступают, соответственно, цифровые сигналы, равные 6, Ь и С, Одновременно,.сигнал О поступает на первый вход элемента И. 1.0 и второй вход второго блока 22 умножения, сигнал Ь - на второй вход второго блока 19 вычитания, сигнал с - на первые входы блоков 18 и 19 вычитания, Выбор конкретных значений О, Ъ и С зависит от качества ис - ходной измерительной информации; увеличение уровня аномальных измерений приводит к необходимости увеличения этих величин.Компараторы 3-5 совместно с вторыми и третьими элементами И 6 и 7 реализуют процедуру принятия решения в соответствии с неравенствами в выражении 1) .Первый компаратор 3 обеспечивает проверку условия 1 х 1(а, второй компаратор 4 - 1 хЬ и третий компара - тор 5 - 1 х 1(с. Инверсный выход первого компаратора 3 и прямой выход второго компаратора 4 поступают на первый и второй входы второго элемента И 6, а инверсный выход второго компаратора 4 и прямой выход третьего компаратора 5 - на первый и второй входы третьего элемента И 7. Таким образом, на выходах второго и третьего элементов И 6 и 7 формируются логические функцни, соответственно, 1 х;аЛх;(Ь и 1 х;)ЬЛх;(с, Разрешающие сигналы с прямого выхода первого компаратора 3, второго элемента И 6 и третьего элемента И 7 поступают на входы, соответственно, элементов И 9-11. На информационные входы второго и третьего элементов И 9 и 10 поступают сигналы 1 х;1 и О, соответственно, а на информационный вход элемента И 11 - сигнал, равный Устройство усреднения, содержащее первый, второй и третий компараторы, делитель частоты, блок деления, блок вычисления обратной величины, первый, второй, третий, четвертый, пятый и шестой элементы И, 40 триггер и генератор тактовых импульсов, выход которого соединен с первымвходом первого элемента И, второйвход которого соединен с выходомтриггера, вход установки которого яв ляется входом установки устройства,с -(х;) 7.;= о, о т л и ч а ю щ е е с я тем, что, сцелью повышения точности усредненияв условиях априорной неопределенности, в него дополнительно введенырегистр, блок формирования модуля,первый и второй блоки вычитания,первый и второй блоки умножения,элемент ИЛИ и накапливающий сумматор, выход которого соединен с первыминформационным входом блока деления,второй информационный вход которогоявляетсявходом задания числа измерений устройства, а выход блока деле 50 55 Формирование сигнала Е осуществляется с помощью первого 18 и второ. го 19 блоков вычитания, инвертора 20, первого 21 и второго 22 блоков умножения. С выходов блоков 18 и 19 вычитания снимаются сигналы, равные разности сигналов, поступивших на их первые и вторые входы: с выхода первого блока 18 вычитания - сигнал сх 1, поступающий на первый вход первого блока 21 умножения, а с выхода второго блока 19 вычитания - сигнал с-Ь, поступающий через блок 5 1 О 15 20 25 30 20 на первый вход второго блока 22умножения, Блок 20 формирует на выходе сигнал 1/(с-Ь). С выхода второгоблока 22 умножения сигнал а/(с-Ь)поступает на второй вход первогоблока 21 умножения, выходным сигна-.лом которого является Е 1, поступающий на соответствующий вход элемента ИЛИ,Таким образом, в зависимости отразрешающего сигнала, обусловленного системой неравенств в выражении(1), на вход элемента ИЛИ 12 поступает соответствующий сигнал у, .При этом знаковый разряд элемента ИЛИ 2 непосредственно связан сознаковым разрядом регистра 1, засчет чего выполняется соответствие5 яп(у,) - 5 яп(х,).С выхода элемента ИЛИ 12 сигналыу поступают в накапливающий сумма,- 1Отор 13, где формируется сумма - 11=1Соответствующий этой сумме сигналпоступает на первый вход блока 14деления, на второй его вход подается сигнал задания числа измерения,равный и. Выходной сигнал блока 14деления равный п 5, является выходом устройства. Формула изобретения20 б 832 Фиг.Составитель Е. ЕфТехред Т.Дубинчак ваКорректор С, Пекмар едактор Г. Волк Заказ 879/52 Тираж 673 ВНИП 1 И Государственного комитета СС по делам изобретений и открытий 3035, Москва, Ж, Раушская набПодписноеРр д Филиал ППП "Патент", г. Ужгород, ул. Проектная, 4 ния является выходом устройства, информационный вход регистра являетсяинформационным входом устройства, атактовый вход регистра соединен свыходом генератора тактовых импульсов, группа разрядных выходов регистра подключена к группе информационныхвходов блока формирования модуля, авыход знакового разряда регистра Осоединен с первым входом элемента ИЛИвыход блока формирования модуля подключен к информационному входу четвертого элемента И и первым информационным входам первого, второго итретьего компараторов и первогоблока вычитания, второй информационный вход которого является первымвходом задания массовых коэффициентов устройства и соединен с вторыминформациочным входом третьего компаратора и первым информационнымвходом второго блока вычитания, второй информационный вход которогообъединен с вторым информационным 25входом второго компаратора и является вторым входом задания массовыхкоэффициентов устройства, второйииформационный вход первого компаратора объединен с информационнымвходом пятого элемента И и с первыминформационным входом второго блокаумножения и явпяетсл третьим входомзадания массовых коэффициентов устройства, прямой выход первого компаратора соединен с первым управляющим входом четвертого элемента И второй управляющий вход которогообъединен с первыми управляющимивходами пятого и шестого элементов Ии является входом установки устройства, инверсный выход первого компаратора подключен к первому входувторого элемента И, второй вход которого подключен к прямому выходу второго компаратора, инверсный выход которого подключен к первому входутретьего эле.ента И, второй вход которого соединен с прямым выходомтретьего компаратора, выход второгоэлеьрнта И подключен к второму уп 1равляющему входу пятого элемента И,выход третьего элемента И подключенк второму управляющему входу шестого элемента И, выходы четвертого,пятого и шестого элементов И соединены с соответствующими входами элемента ИЛИ, выход которого соединенс. информационным входом накапливающего сумматора, вход сброса которогоявляется входом установки устройст-.ва, выход первого блока вычитаниясоединен с первым информационнымвходом первого блока умножения, второй информационный вход которого подключен к выходу второго блока умножения, второй информационный входкоторого соединен с выходом блокавычисления обратной величины, входкоторого соединен с выходом второгоблока вычитания, выход первого блока умножения соединен с информационным входом шестого элемента И,