Устройство для умножения

СОЮЗ СОВЕТСКИХСЭЭЦНОЮЕПЕПРЕСПУБЛИК ПИСАНИ БРЕТЕН МУ СВИДВТВЛ ЬС 8 гаоти ь ГОСУДАРСТВЕННЫЙ КОМИТЕТ СССР .ГЮ ДЕЛАМ ИЗОБРЕТЕНИЙ И ОТНРЫТИЙ(56) Каган Б.М., Каневский М.М.Цифровые вычислительные машины исистемы. М: Энергия, 1973, с. 3340, рис. 5-15.Майоров С.А. и др. Принципы орнизации цифровых машин, Л: Машинстроение, 974, с, 229-302, рис.(54) УСТРОЙСТВО ДЛЯ УМНОЖЕНИЯ, (51) 4 С 06 Р 7/52 использовано при проектировании арифметических устройств ЦВМ. Целью изобретения является повышение быстродействия устройства. Устройство содержит регистр множимого, регистр мно.жителя, коммутатор, группу элементовИ, группу элементов ИЛИ,;накапливашщий сумматор, комбинационный сумма".тор, регистр, узел управления коммутатором, содержащий весть элементовИ и два элемента ИЛИ. Повьаение быстродействия достигается введениемузла определения знака операции,содержащего элемент И, элемент ИЛИ.1 табл. 1 ил.Изобретение относится к областивычислительной техники и может бытьиспользовано при проектировании арифметических устройств ЦВМ,Целью изобретения является повышение быстродействия,На чертеже представлена функциональная схема устройства для умножения,Устройство содержит регистр 1 мно.жимого, регистр 2 множителя, коммутатор 3, содержащий группу элементов И 4-6 и группу элементов ИЛИ 7,накапливающий сумматор 8, содержащий комбинационный сумматор 9 и регистр 10, узел 11 управления коммутатором, содержащий элементы И 12-17и элементы ИЛИ 18 и 19, узел 20определения знака операции, содержащий элемент И 21 и элемент ИЛИ 22.Регистры 2 и 10 функциональнополные состоят из вспомогательногои основного регистров, Сдвиг содержимого регистров. 10 и 2 производитсядвумя тактирующими импульсами внутритакта или двумя фронтами одного тактирующего импульса.При умножении двух чисел, заданных в модифицированном дополнительном коде, код множимого заносится в регистр 1, а код множителя - врегистр 2. В устройстве используетсяметод умножения на два разряда множителя, начиная с младших его разрядов, при неподвижном множимом. В зависимости от результата исследованияпары разрядов множителя предусматриваются следующие действия. В случае пары "00" производится простой сдвиг на два разряда вправо частичного произведения на регистре 10 через шомбинационный сумматор 9. В случае пары 01 к сумме частичных произведений прибавляется одинарное множимое и сумма частичных произведе-. ний сдвигается на два разряда вправо. В случае пары "10" прибавляется удвоенное множимое и сумма частичных про. изведений сдвигается на два разряда вправо. В случае пары "11" из суммы частичных произведений вычитается одинарное множимое и сумма частичных произведений сдвигается на два разряда вправо. В результате вычитания очередная сумма частичных производных будет, иметь отрицательный знак. На следующем такте умножения 5 1 О 15 20 25 30 35 40 45 50 55 должно быть прибавлено одинарноемножимое.Отрицательный знак предыдущейсуммы частичныхпроизводных учитьвается при обработке следующей парыразрядов. Если следующая пара "00",то она обрабатывается как "01."Еслиследующая пара "01", то она обрабатывается как "10", Если следующаяпара "10", то она обрабатывается как"11". Если следующая пара "11", тоона обрабатывается как "00" и присваивается отрицательный знак очередной сумме частичных произведений(подается "1" на входы знаковых раз-рядов регистра 10),Узлы 11 и 20 функционируют в соответствии с правилами для обработкипар разрядов множителя с учетом знака предыдущей суммы частичных произведений. Правила сведены в таблицу.еПри выполнении вычитания множимоев обратном коде из регистра 1 черезкоммутатор 3 поступает на входы комбинационного сумматора 9. При этомна вход переноса младшего разрядасумматора 9 подается "+1", т.е. навходах сумматора 9 образуется дополнительный код множимого.При выполнении умножения очереднаясумма частичных произведений с сумматора 9 со сдвигом на два разрядавправо записывается в регистр 10,при этом младшие разряды очереднойсуммы записываются на входы двух стар.ших разрядов регистра множителя 2, поскольку по мере сдвига множителя надва разряда вправо старшие разрядырегистра 2 освобождаются.При выполнении последнего тактаумножения очередная сумма частичныхпроизведений с сумматора 9 по параллельным цепям записывается в регистр1 О, при этом на входы двух старшихразрядов регистра множителя 2 записываются нули (результат операциипосле выполнения последнего сложенияне обязательно должен переписыватьсяв регистр 1 О, а может, быть выбраннепосредственно из сумматора 9).В результате умножения в регистре10 получаются старшие разряды суммычастичных произведений, а в регистре2 - его младшие разряды.формула изобретения Устройство для умножения, содержащее регистр множимого, регистр12067 Знак очереднойсуммы частичныхпроизведений Кратность множимому Знак предыдущей суммычастичныхпроизведени 4 Знакдействия Параразрядовмножителя 0 2 10 1 множителя, коммутатор, накапливающий сумматор, узел управления коммутатором, инФормационные входы разрядов первой, второй и третьей групп коммутатора соединены с прямыми вы" ходами соответствующих разрядов регистра множимого, прямыми выходамиразрядов регистра множимого со сдви,гом на один разряд влево и с инверсными выходами соответствующих разрядов О регистра, множимого выходы коммутатора подключены к входам разрядов накапливающего сумматора, первый, второй и третий управляющие входы коммутатора соединены соответствен. но с первым, вторым и третьим вы. ходами узла управления коммутатором, выходы двух младших разрядов накапливающего сумматора соединены с входами соответственно двух старших 2 б разрядов регистра множителя, выходы двух младших разрядов которого и выход знакового разряда накапливающего сумматора соединены с входами узла управления коммутатором, третий 25 выход которого подключен к входу пере носа накапливающего сумматора, о тл и ч а ю щ е е с я тем, что, с целью повышения быстродействия, в него .введен узел определения знака ,операции, содержащий элемент И иэлемент ИЛИ, а накапливающий сумма 73 4тор содержит регистр и комбинационный сумматор, выходы разрядов которого соединены со сдвигом на два разряда вправо с входами разрядов регистра накапливающего сумматора, выход знакового разряда которого является выходом знакового разряда накапливакнцего сумматора и подключен к первому входу элемента И узла определения знака операций, первая группа входов комбинационного сумматора является входом разрядов накапливающего сумматора, вторая группа входов комбинационного сумматора сое. динена с выходами разрядов накапливающего сумматора, второй и третий входы элемента И узла определения знака операции соединены с выходами младших разрядов регистра множителя, а выход подключен к первому входу элемента ИЛИузла определения знака операции, второй вход которого соединен с тр етьим выходом узла управления коммутатором,выход элементаИЛИ узла определения знака операции подключен к входу знакового разряда регистра накапливающего сумматора,входпереноса комби-. национного сумматора является входом переноса накапливающегосумматора,вы 3 ходы разрядов регистра множителя соединены сдвигом на два разряда вправо с входами разрядоврегистра множителя.120 б 773 оставитель В. Березк ехред З.Палий ктор В. Иванов бручар Коррект Подписное каз 8714/50 Тираж 673 ВНИИПИ Государственного комитет по делам изобретений и открыт 113035, Москва, Ж, Раушская на. ап иал ППП "Патент", г. Ужгород, ул. Проектная, 4