Устройство для вывода произвольно изменяющейся функции

ОП ИСАНИЕ ИЗОБРЕТЕНИЯ Союз СоветскихСоциалистическихРеспублик К АВТОРСКОМУ СВИДЕТЕЛЬСТВУ(61) Дополнительное к авт. свид-ву(22) Заявлено 040880 (21) 2967535/18-24 51) М. КЛ.З С 06 Г 5/04с присоединением заявки Мо(23) Приоритет -Государственный комитет СССР по делам изобретений и открытий(54) УСТРОЙСТВО ДЛЯ ВЫВОДА ПРОИЗВОЛЬНО ИЗМЕНЯЮЩЕЙСЯ ФУНКЦИИ Изобретение относится к автоматике и вычислительнойтехнике, может использоваться в комплексах для автоматических испытаний машиностроительньд конструкций и предназначено дляформирования любой. периодической функции, в том числе синусоидальной,прямоугольной, треугольной, трапецеидальной и других.Известно устройство, содержащеегенератор тактовых импульсов, адресный счетчик, ЗУ и цифро-аналоговыйпреобразователь 11,Недостатком указанного устройства является ограниченность областиприменения, заключающаяся в невозможности изменения вида генерируемойфункции, а также ее параметров, например, частоты, фазы и амплитуды.Наиболее близким техническим решением к предлагаемому является устройство, содержащее генератор, нестраиваемый делитель, адресный счетчик,ПЗУ, цйфро-аналоговый преобразовательи схему изменения амплитуды 2 .Недостатки известного устройстваневозможность изменения вида генерируемой функции и отсутствие режимов,выхода на заданную фазу и возвращенияв исходное состояние, необходимых для безударной работы испытательныхстендов, режима разового выполненияцикла, а также отсутствие управленияот вычислительного комплекса,Цель изобретения - расширение области применения устройства путем изменения вида и фазы генерируемой функции.Поставленная цель достигается тем,что в устройство, содержащее генератор тактовых импульсов, выход которого соединен с первым входом делителячастоты, второй вход которого соединен с первым входом первого счетчика, выход которого соединен с первымвходом блока памяти и цифро-аналоговый преобразователь, введены блокформирования команд, второй и третийсчетчики и блок адресной выборки,первый выход которого соединен с вторым входом делителя частоты, первымивходами .первого и второго счетчикови блока формирования команд, второй,третий и .четвертый входы которого25 соединены соответственно с вторым,третьим и четвертым выходами блокаадресной выборки, пятый выход которого соединен с пятым входом блока формирования команд, третьим входом де 30 лителя частоты, вторыми входами пер 2095502419На информационном выходе блока 7появляется информация, поступающаяна цифро-аналоговый преобразователь 9После отработки заданного количества циклов блокируется прохождениечастоты в блок 7. При этом на информационных выходах блока 7 фиксируется дискретное значение сгенерированной функции, соответствующее начальной фазе.. На выходе триггера 74 блока 7 присутствует сигнал, соответствующийзнаку дискретного значения сгенерированной функции и поступающий навход блока 4.15В режиме возврата в исходное сос-тояние частота в зависимости от знака дискретного значения сгенерированной функции поступает на входы"ложениеф или "Вычитание" блока 7. 20Если записанное в блоке 7 дискретное значейие - число положительное,то частота поступает на счетный входсложения счетчика 75. Если записанноедискретное значение - число отрицательное, то частота поступает насчетный вход вычитания счетчика 76,При достижении счетчиками 75 и 76нулевого значения в зависимости отрежима, в котором работали счетчики, Зона выходе прямого или обратного переноса счетчика 76 появляется сигнал.Сигнал с выхода прямого переносасчетчика 76 поступает на выход блока 7 через формирователь 77 и конъюнк тор 78, а сигнал с выхода обратногопереноса поступает на выход блока 7через конъюнктор 78. По сигналу свыхода блока 7 блокируется прохождение частоты на входе "Сложение" или"Вычитание" 7,Кроме того, сигнал с выхода прямого переноса через формирователь 77 иэлемент 71 поступает на 5-вход триггера знака и изменяет его состояние,соответствующее положительному значению сгенерированной Функции, на сосояние, соответствующее нулевому значению сгенерированной Функции.При этом на информационных выходахблока 7 фиксируется нулевое значение 59сгенерированной функции. Таким образом, предлагаемое устройство обесПечивает изменение вида ге" нерируемой функции, задание фазы генерируемой функции и реализацию режимов выхода на заданную фазу и возвращение в исходное состояние, необходимых для безударной работы испытател-яых стендов, режима разового выполнения цикла, а также управление от вычислительного комплекса эа счет введения адресной выборки блока, блока формирования команд второго и третьего счетчиков с соответствукщими связями,формула изобретения 1. Устройство для вывода произ- . вольно изменяющейся функции, содержащее генератор тактовых импульсов, выход которого соединен с первым входом делителя частоты, второй входкоторого соединен с первым входомпервого счетчика, выход которого соединен с первым входом блока памяти и цифроаналоговый преобразователь,о т л и ч а ю щ е е с я тем, что, с целью расширенияобласти применения устройства путем изменения вида и Фазы генерируемой функции, в него введены блок формирования команд, второй итретий счетчики и блок адресной выборки, первый выход которого соединен с вторым входом делителя частоты, первыми входами первого и второго счетчиков и блока формирования, команд, второй, третий и четвертый входы которого соединены соответственно с вторым, тоетьим и четвертым выходами блока адресной выборки, пятый выход которого соединен с пятым входом блока формирования команд, третьим входом делителя частоты, вторыми входами первого и второго счетчиков и первым входомтретьего счетчика, третий и четвертый входы второго счетчика соединены соответственно с первым и вторым выходами блока формирования команд, третий выход которого соединен с вторымвходом третьего счетчика, первый выход которого соединен с входом цифроаналогового преобразователя, выходкоторого является одним выходом устройства, второй и третий выходы третьего счетчика соединены соответственно с шестым и седьмым входами блока формирования команд, четвертый и пятый выходы которого соединены с четвертым и пятым входами делителя частоты, первый выход которого соединенс восьмым входом блока Формирования команд, а второй - с одним входом блока адресной выборки, и девятым входом бдока формирования команд, шестой и седьмой выходы которого соединены соответственно с третьим и четвертым входами третьего счетчика, пятый вход которого соединен с выходом блока памяти, а шестой вход с восьмым выходом блока формированиякоманд и третьим входом первого счетчика, четвертый вход которого соеди-нен с шестым выходом блока адреснойвыборки, седьмой выход которого соединен с пятым входом второго счетчика и вторым входом блока памяти, третийвход которого соединен с первым выходом второго счетчика, второй и третий выходы которого соединены соответственно с десятым и одиннадцатым входами блока формирования команд, дестой вход делителя частоты соединен с восьмым выходрм блока адреснойвыборки, другие входы и выходы которого являются соответствующими входами и выходами устройства. 2Устройство по п.1, о т л и ч а.ю щ е е с я тем, что блок адресной выборки содержит первую и вторую группы элементов И, дешифратор, первый, второй и третий формирователи сигналов, первый, второй, третий, 10 четвертый и пятый элементы И, первыйи второй триггеры, первые входы элементов И первой группы соединены с соответствующими выходами дешифратора, а вторые входы - с первым выходом 15 первого формирователя сигналов, первые входы элементов И второй группы соединены с соответствующими выходами дешифратора, а вторые входы - с вторым выходом первого формирователя сигналов, выход первого элемента И первой группы соединен с восьмым выходом блока и первым входом первого элемента И, второй вход которого соединен с выходом второго элемента И первой группы и вторым выходом блока, выход третьего элемента И первой группы соедийен с третьим входом первого элемента И и первым входом первого триггера, выход четвертого элемента И первой группы соединен с четвертым входом элемента И и первым входом второго триггера, выход пятого элемента И первой группы ,соединен с пятым входом первого элемента И и шестым выходом блока, выход З 5 шестого элемента И первой группы соединен с,шестым входом первого элемента И и седьмым выходом блока, выходы первого и второго элементов И второй группы соединены соответствен но с седьмым и восьмым входами первого элемента И и третьим и четвертым выходами блока, выход первого элемента И через второй элемент И соединен с первым входом третьего элемента И, 45 второй вход которого соединен с выходом третьего элемента И второй группы и вторым входом первого триггера, второй вход второго триггера соединен с одним входом блока, третьи входы 50 первого и второго триггеров соединены с третьим выходом первого формирователя сигналов и пятым выходомбло-.: ка, входы первого, второго и третьего формирователей сигналов соединены с соответствующими другими выходами блока, выход второго формирователясигналов соединен с первым выходом блока, выходы третьего формирователя сигналов соединены с соответствующими входами дешифратора, выход третьего элемента И соединен с входом четвертого элемента И, выходы первого и второго триггеров соединены с соответствующими входами пятого элемента И, выходы четвертого и пятого элементов 65 И соединены с соответствующими другими выходами блока.3. Устройство по п.1, о т л и ч аю щ .е е с я тем, что блок формирования команд содержит третий, четвертыйи пятый триггеры, шестой, седьмой,восьмой, девятый, десятый, одиннадцатый, двенадцатый, тринадцатый, четырнадцатый, пятнадцатый, шестнадцатый,семнадцатый, восемнадцатый, девятнадцатый, двадцатый, двадцать первый,двадцать второй, двадцать третий, двадцать четвертый, двадцать пятый, двадцать шестой элементы И и регистр,одни входы которого соединены с первым входом блока, а другой вход -с:вторым входом блокапятый вход которого соединен с первым входом шестого элемента И, третьим входом регистра, первыми входами третьего и четвертого триггеров, выход третьего триггера соединен с первым входомседьмого элемента И,. второй, третий и четвертый входы которого соединены с соответствующими первым, вторым и третьим выходами регистра, четвертый выход которого соединен с первыми входами восьмого и девятого элементов И, а пятый выход соединен с первыми входами десятого и одиннадцатого элементов И и вторым входом восьмого эле мента И, выход которого соединен с входом двенадцатого элемента И, вторым входом шестого элемента И ипервым входом пятого триггера, второй вход которого соединен с выходом шестого элемента И, третий и четвертый входы которого соответственно соединены с десятым и шестым входами блока, девятый вход которого соединен с первым входом тринадцатого элемента И, второй вход которого соединен с выходом седьмого элемента И, а вы- . ход соединен с вторыми входами триггеров, выходы четвертого триггера соединены соответственно с четвертым и пятым выходами блока, а третий вход - с третьим входом блока, четвертый вход которого соединен с третьим входам третьего триггера, а восьмой вход - с вторыми входами девятого и десятого элементов И и первым входом четырнадцатого элемента И, второй вход которого соединен с выходом двенадцатого элемента И, а выход - с восььым выходом блока, первый выход которого соединен с выходом пятнадцатого элемента И, первый вход которого соединен с одиннадцатым входом блока, входом шестнадцатого элемента И и первым входом семнадцатого элемента И, выход которого соединен с первым входом восемнадцатого элемента И, второй вход которого соединен с выходом девятнадцатого элемента И, первый вход которого соединен с первым входом двадцатого элемента И и выходом двадцать первого элемента И, 23 955024вход которого соединен с выходом десятого элемента И, третий вход которого соединен с выходом пятого триггера и третьим входом девятого элемента И, выход которого соединен свторым входом пятнадцатого элементаИ, первым входом двадцать второгоэлемента И и входом двадцать третьегоэлемента И, выход которого соединенс вторым входом семнадцатого элемента И и первым входом двадцать четвертого элемента И, второй вход которого соединен с выходом шестнадцатогоэлемента И и вторыми входами двадцатьвторого и одиннадцатого элементов И,выходы которых соответствннно соединены с вторым н седьмым выходами блока, третий выход которого соединен свыХодоМ восемнадцатого элемента И,а шестой выход соединен с третьимвходом одиннадцатого элемента И и выходом двадцать пятого элемента И,первый вход которого соединен с выходом двадцать четвертого элемента И,а второй вход - с выходом двадцатогоэлемента И, второй вход которого соединен с седъьым входом блока и входомдвадцать шестого элемента И, выходкоторого соединен с вторым входом10 девятнадцатого элемента И.Источники информации,принятые во внимание при экспертизе1. Патент США Р 3633017,кл. 6 06 Г 5/04, опублик.1970.15 2. Прецизионный стабильный генера.тор синусоидальных колебаний с цифровым управлением. "Электроника исвязь", 1979, М 3, с.7 (прототип).955024 2 Тираж 731 ПодписноеНИИПИ ГосУдарственноГо комитета СССРпо делам изобретенийи открытий5, Москва, Ж, Раушская наб., д. 4/5 акаэ 64 11303 Филиал ППП "Патент", г.Ужгород, ул.Проектная, 4 Составитель С,Гапич едактор Н.Ковалева Техред А.Ач Корректор Е.Рошкогруппы соединен с четвертым входомпервого элемента И и первым входомвторого триггера, выход пятого элемента И первой группы соединен с пятым входом первого элемента И и шестым выходом блока, выход шестого элемента И первой группы соединен с шестым входом первого элемента И и седьмым выходом блока, выходы первого инторого элемента И второй группы соединены соотнетственно с седьмым иносьмым входами .первого элемента Ии третьим и четвертым выходами блока,выход первого элемента И череэ второйэлемент И соединен спервым нходомтретьего элемента И, второй вход которого соединен с выходом третьегоэлемента И второй группы и вторымвходом первого триггера, второй входвторого триггера соединен с однимвходом блока, третьи входы первогои второго триггеров соединены с третьим выходом первого формирователясигналов и пятым выходом блока, входы первого,-вторего и третьего формирователей сигналов соединены с соответствующими другими выходами блока, выход второго формирователя сигналов соединен с первым выходом блока, выход третьего формирователясигналов соединены с соответствующими входами дешифратора, выход третьего элемента И соединен с входомчетвертого элемента И, выходы первого и второго триггеров соединеныс соответствующими входами пятогоэлемента И, выходы четвертого и пятого элементов И соединены с соответствующими другими выходами блока.Блок формирования команд содержиттретий, четвертый и пятый триггеры,шестой, седьмой, восьмой, денятый,десятий, одиннадцатый, дненадцатый,тринадцатый, четырнадцатый, пятнадцатый, шестнадцатый, семнадцатый, восемнадцатый, девятнадцатый, двадцатый,двадцать первый, двадцать второй,двадцать третий, двадцать четвертый,двадцать пятый, двадцать шестой элементы И и регистр, одни входы которого соединены с первым входом блока, а другой вход - с нторым входом блока, пятый вход которого соединен спервым входом шестого элемента И,третьим входом регистра, первыми входами третьего и четвертого триггеров,выход третьего триггера соединен спервым входом седьмого элемента И, второй, третий и четвертый входы которого соединены с соответствующимипервым, вторым и третьим выходамирегистра, четвертый выход которогосоединен с первыми входами восьмогои девятого элементов И, а пятый выход .соединен с первыми входами десятогби одиннадцатого элементов И и нторымвходом восьмого элемента И, выход ко торого соединен со входом дненадцатоного и второго счетчиков и первым входом третьего счетчика, третий и четвертый входы второго счетчика соединены соответственно с первым ивторым выходами блока формированиякоманд, третий выход которого соединен с вторым входом третьего счетчика, первый выход которого соединен свходом цифро-аналогового преобразователя, выход которого является однимвыходом устройства, второй и третий 10выходы третьего .счетчика соединенысоответственно с шестым и седьмымвходами блока формирования команд,четвертый и пятый выходы которогосоецинены с четвертым и пятым Входа ми делителя чаСтоты, первый выходкоторого соединен с восьмым. входом.блока формирования команд, а второйс одним входом блока адресной выборки и девятым входом блока формирования команд, шестой и седьмой выходь которого соединены соответственно с третьим и четвертым входами третьегосчетчика, пятый всод которого соединен с выходом блока памяти, а шестойвход - с носьмьм выходом блока формирования команд и третьим входом первого счетчика, четвертый вход которого соединен с шестым выходом блокааДресной выборки, седьмой выход которого соединен с пятым входом второго счетчика и вторым входом блока памяти, третий вход которого соединенс первым выходом второго счетчика,второй и третий выходы которого соединены соответственно с десятым и 35 одиннадцатым входами блока формирования команд, шестой вход делителя частоты соединен с воснмым выходом блока адресной выборки, другие входы ивыходы которого являются соответствующими входами и выходами устройства.Блок адресной выборки содержитпервую и вторую группы элементов И, дешифратор, первый, второй и третийформирователи сигндлов, первый, второй, третий, четвертый и пятый элементы И, первый и второй триггеры,первые входы элементов И первой группы соединены с соответствующими выходами дешифратора, а вторые входы -спервым выходом первого формирователя сигналов, первые входы элементов Ивторой группы соединены с соответствующими выходами дешифратора, а вторые входы - с вторым выходом первого формирователя сигналов, выход первого элемента И первой группы соединен с восьмым выходом блока и первым входом первого элемента И, второй вход которого соединен с выходом второго элемента И первой группы и 60 вторым выходом блока, выход третьего элемента И первой группы соединен с третьим входом первого элемента И и первым входом первого триггера, выход четвертого элемента И первой 6Устройство для вывода произвольно1 О изменякщейся функции (фиг.1) содержит блок 1 (блок адресной выборки,обеспечивающий управление от вычислительного комплекса и осуществляющийадресную выборку данного устройства,15 ввод исходной информации о значенииначальной фазы, частоты, дискретныхзначений реализуемой функции, выработ. ку управляющих сигналов по обмену информацией с вычислительным комплексом) блок 2 (генератор тактовых импульсов); блок 3 (настраиваемый делитель частоты, обеспечивающий изменение частоты генерируемой Функции);блок 4 (блок формирования команд длязанесения в блок памяти дискретныхзначений реализуемой функции, выходана заданную фазу, многократного генерирования заданной функции, возвратав исходное состояние и генерированияодиночного цикла); блок 5 (первый адресный счетчик, необходимый для задания адреса ячейки памяти при вводедискретных значений реализуемой функции и задания начальной фазы генерируемой функции); блок 6 (второй счетчик информации, предназначенный дляввода дискретных значений реализуемойфункции в блок памяти); блок 7 (третий счетчик, предназначенный для вас поминания и вывода дискретных значений генерируемой функции, считываемых из блока памяти); блок 8 (блокпамяти, предназначенный для хранениядискретных значений реализуемой фун-кции); блок 9 (цифро-аналоговый пре образователь, преобразующий цифровойкод в унифицированный сигнал напряжения постоянного тока); входы 10-14устройства; выходы 15-17 устройства.Блок 1 адресной выборки (фиг.3) р содержит первый формирователь 18 сигналов, второй формирователь 19 сигналов, третий формирователь 20 сигналов, дешифратор 21, элементы И 22-27первой группы,. элементы И 28-30 второй группы, первый элемент 31 И,Первый триггер 32, второй триггер. 33,второй элемент 34 И, третий элемент35 И, четвертый элемент 36 И, пятыйэлемент 37 И.Блок 4 формирования команд (фйг.4) 6 О содержит регистр 38, третий триггер39, четвертый триггер 40,. пятый триггер 41, шестой элемент 42 И, седьмой.элемент 43 И, восьмой элемент 44 И,девятый элемент 45 И, десятый элемент 65 46 И, одиннадцатый элемент 47 И, двего элемента И, вторым входом шестого элемента И и первым входом пятого триггера, второй вход которого соединен с выходом шестого элемента И, третий и четвертый входы которого соответственно соединены с десятым и шестым входами блока, девятый вход которого соединен с первым входом тринадцатого элемента И, второй вход которого соединен с выходом седьмого элемента И, а выход соединен со вторыми входами третьего и четвертого триггеров, выходы четвертого триггера соединены соответственно с четвертым и пятым выходами блока, а третий вход с третьим входом блока, четвертый вход которого соединен с третьим входом третьего триггера, а восьмой вход - с вторыми входами девятого и десятого элементов И и первым входом четырнадцатого элемента И, второй вход которого соединен с выходом двенадцатого элемента И, а выход - с восьмым. выходом блока, первый выход которого соединен с выходом пятнадцатого элемента И, первый вход. которого соединен с одиннадцатым входом блока, входом шестнадцатого элемента И и первым входом семнадцатого элемента И, выход которого соединен с первым входом восемнадцатого элемента И, второй вход которого соединен с выходом двенадцатого элемента И, первый вход которого соединен с первым входом двадцатого элемента И и выходом двадцать первого элемента И, вход которого соединен с выходом десятого элемента И, третий вход которого соединен с выходом пятого триггера и третьим входом девятого элемента И, выход которого соединен вторым входом пятнадцатого элемента И, первым входом двадцать второго элемента И и входом двадцать третьего элемента И, выход которого соединен со вторым входом семнадцатого элемента И и первым входом двадцать четвертого элемента И, второй вход которого соединен с выходом шестнадцатого элемента И и вторыми входами двадцать второго и одиннадцатого элементов И, выходы которых соответственно соединены с вторым и седьмым выходами блока, третий выход которого соединен с выходом восемнадцатого элемента И, а шестой выход соединен с третьим входом одиннадцатого элемента И и выходом двадцать пятого элемента И, первый вход которого соединен с выходом двадцать четвертого элемента И, а второй вход - с выходом двадцатого элемента И, второй вход которого соединен с седьмым входом блока и входом двадцать шестого элемента И, выход которого соединен с вторым входом девятнадцатого элемента И,На фиг.1 представлена структурная схема предлагаемого устройства длявывода произвольно изменяющейся функции; на фиг.2 - временная диаграммаработы устройства, на фиг.3-5 и 6варианты технической реализации соответственно блока адресной выборки,блока формирования команд, второгои третьегосчетчиков.надцатый элемент 48 И, тринадцатый элемент 49 И, четырнадцатый элемент 50 И, пятнадцатый элемент 51 И, шестнадцатый элемент 52 И, семнадцатый элемент 53 И, восемнадцатый элемент 54 И, девятнадцатый элемент 55 И, 5 двадцатый элемент 56 И, двадцать первый элемент 57 И, двадцать второй элемент 58 И, двадцать третий элемент 59 И, двадцать четвертый элемент 60 И двадцать пятый элемент 61 И, двадцать 10 шестой элемент 62 И.Второй счетчик б (Фиг.5) состоит из элементов 63 и 64 И, триггера 65, счетчиков бб и 67, Формирователя 68 сигналов и элемента 69 И. 15,Третий счетчик 7 (фиг.б) состоит из элемента 70 задержки, элементов 71-73 И, триггера 74, счетчиков 75 и 76 и элементов 77 и 78 И.Устройство работает следующим об разом.В начале работы сигнал установки в исходное состояние (УСТ) поступая в блок 1 с входа .14 устройства, устанавливает егов исходное сос. тояние.С соответствующего выхода блока 1 сигнал установки поступает на блоки 3-7.При этом в блоке 3 осуществляется установка в нулевое состояние регистра хранения коэффициента деления.В блоке 4 производится установка в нулевое состояние регистра информации и обеспечивается блокировка прохождения тактовойчастоты. В блоке 5 35 сигнал установки устанавливает адресный счетчик в нулевое состояние,В блоке б сигнал установки приводит в нулевое состояние счетчик информации а в блоке 7 приводит выходной счетчик в состояние, соответствующее нулевому. значению реализуемой Функции.Перед режимом генерирования заданной функции осуществляется подготовительный режим занесения в блок памяти дискретных значений реализуемой Функции.В указанном режиме через адресные входы 11 устройства сигналы АДР, соответствующие адресу А 4, соответствующие адресу А 4, поступают на вход блока 1.После чего через информационные входы 10 устройства информационные сигналы ИНФ, соответствующие Фазе реализуемой Функции (адресу ячейки памяти, в которую записывается дискретное значение. реализуемой Функции) поступают на вход блока 1, где усиливаются и с первой группы информа ционных выходов блока 1 выдаются на группу информационных входов блоков 3;бНа вход 12 устройства подается управляющий сигнал ВД 4, проходящий 65 в блок 1. Этот сигнал совместно садресным сигналом А 4 формирует вблоке 1 командный сигнал А 4ВД 4,поступающий с шестого выхода блока1 на четвертый вход блока 5. ЭтотсигнаЛ проходит на управляющий входадресного счетчика, обеспечивая занесение в него информации. По сигналу А 4ВД 4 в блоке 1 Формируетсясигнал асинхронного ответа ОТВ, поступающий на выход 15 устройства;После выдачи указанного сигнала происходит последовательное снятие управляющего сигнала ВД 4, информационных ИНФ и адресных АДР сигналов.Сигналы с группы адресных выходовадресного счетчика блока 5 поступаютна группу адресных входов блока 8.После этого осуществляется занесение дискретных значений реализуемойфункции.При этом через адресные входы 11устройства на блок 1 подаются сигналы, соответствующие адресу. А 5. Послечего через информационные входы 10устройства информационные сигналы ИНФ,соответствующие дискретному значениюреализуемой функции, поступают навход блока 1, где усиливаются и сгруппы информационных выходов блока 1выдаются на группу информационныхвходов блоков 3-6,На вход 12 устройства подается управляющий сигнал ВД 4, который проходитв блок 1. Этот сигнал совместно ссигналом А 5 формирует в блоке 1 командный сигнал А 5 А ВД 4, поступающийс седьмого выхода блока 1 на пятыйвход блока б и второй вход блока 8.Этот сигнал проходит на управляющийвход второго счетчика информации,обеспечивая занесение дискретногозначения реализуемой Функции в счетчик информации. Сигналы с первой группы информационных выходов блока б поступают на третью группу информационных входов блока 8.По сигналу А 5 А ВД 4, поступающемус седьмого выхоца блока 1 на второйвход блока 8 в последнем с задержкойформируется сигнал, осуществляющий запись дискретного значенияреализуемой функции в соответствующую ячейку памяти блока 8 памяти,Кроме того, по сигналу А 5 Л ВД 4 вблоке 1 формируется сигнал асинхронного ответа ОТВ, поступающий на выход 15 устройства. После выдачи указанного сигнала происходит последовательное снятие управляющего сигнала ВД 4, информационных ИНФ и адресных АДР сигналов.Аналогично описанному с изменением адресов ячеек памяти блока,8 от 0до 255 происходит запись всех дис".кретных значений .генерируемой функции.В режиме выхода на заданную фазуосуществляется занесение заданной1 О 15 20 25 начальной фазы и дискретного значения функции, соответствующего ей. Кроме того, происходит ввод константы, задающей частоту, с которой осуществляется. выход на заданную фазу, и константы, определяющей режим работы. Выход на заданную фазу осу- ществляется по линейному закону. Начальная фаза и дискретное значение реализуемой функции, соответствукщее этой начальной фазе, заносятся аналогично описанному в предыдущем режиме в блоки 5 и 6 соответственно. С второго выхода блока б сигнал, соответствующий знаку дискретного .значения реализуемой функции, поступает на десятый вход блока 4.После этого через адресные входы 11 устройства на вход блока 1 поступают сигналы АДР, соответствующие адресу АО.Через информационные входы 10 устройства информационные сигналы ИНФ,соответствующие первому слову константы, задающему частоту, поступают на вход блока 1, где усиливаются и с группы информационных выходов блока 1 выдаются на группы информационных входов блока 3-6. В блоке 3 они поступают на информационные входы регистра информации.Управляющий сигнал ВД 4, проходящий через вход 12 устройства в блок, совместно с сиГналом АО формируют командный сигнал АО А ВД 4, поступающийс восьмого выхода блока 1 на шестойвход блока 3. По этому сигналу проис- З 5 ходит запись первого слова константы в регистр информации блока 3. По сигналу АО А ВД 4 в блоке 1 формируется сигнал асинхронного ответа, поступающий на.выход 15 устройства. 40После выдачи укаэанного сигнала происходит последовательное снятие управляющего сигнала ВД 4, информационных ИНФ и адресных АДР сигналов.Затем через адресные входы 11 уст 45 ройства сигналы АДР, соответствукщие адресу А 1, поступают на вход блока 1, Через информационные входы 10 устройства информационные сигналы ИНФ, соответствующие второму слову константы, определяющему режим работы устройства, поступают на.вход блока 1, где усиливаются и с группы информационных выходов блока 1 выдаются на группы информационных входов блоков 3-6.С входа 12 устройства управляющий сигнал В Д 4 проходит в блок 1 и совМестно с сигналом А 1 формирует в блоке 1 командный сигнал А 1 Л ВД 4, поступающий через второй выход блока 1 на второй вход блока 4. Этот сигнал поступает в блоке 4 на управляющий входрегистра информации, обеспечивая запись второго слова константы в ре-.гистр информации и подготовляя блок 65 4 к режиму выхода на заданную фазу.По этому же сигналу А 1 АВД 4 в блоке1 формируется сигнал асинхронногоответа ОТВ, после выдачи которогопроисходит последовательное снятиеуправляющего, информационных и адресных сигналов.Затем происходит формированиесигнала "Пуск". Через адресные входы 11 устройства на вход блока 1 по"ступают сигналы АДР, соответствующие адресу АО.Управляющий сигнал ПРМ (прием):, проходящий через вход 13 устройствав блок 1, совместно с сигналом АО сформирует в блоке 1 командный сигнал АОЛ ПРМ, поступакщий с третьего выхода блока 1 на третий вход блока 4. Вблоке 4 формируется сигнал, выдаваемый с пятого выхода блока 4 на пятый 1 вход блока 3, обеспечивая съем блокировки прохождения частоты. По сигналу АО ПРМ в блоке 1 формируетсясигнал асинхронного ответа,.поступающий на выход 15 устройства, Послевыдачи указанного сигнала происходитпоследовательное снятие управляющегосигнала ВД 4, информационных ИНФ иадресных АДР сигналов.Тактовые сигналы с выхода блока 2 поступают на первый вход блока 3. В блоке 3 осуществляется деление часто ты на коэффициент деления, определяе ьий первым словом константы, котороезаписано в регистре хранения коэффи-. циента деления. Полученная частота с первого выхода блока 3 поступает на восьмой вход блока 4. В режиме выхода на заданную фазу частота, проходя блок 4, поступает. в зависимости от записанного в блок б знака дискретного значения реализуемой функции, либо на первый и третий выходы, либо на второй и шестой выходы блока 4. Так, если записанное дискретное значение - число положительное, то частота поступает с второго выхода блока 4 на счетный вход сложения счетчика информации (третий вход блока 6) и с шестого выхода блока 4 - на счетный вход вычитания выходного счетчика блока 7 (третий вход блока 7), Если записанное дискретное значение- число отрицательное, то частота поступает с первого выхода блока 4 на счетный вход вычитания счетчика информации (вход блока 6) и с третьего выхода блока 4 на счетный вход сложения выходного счетчика (второй вход блока 7). Кроме того, если записанное дискретное значение - число положительное, то на седьмом выходе блока 4 формируется сигнал, поступакщий через четвертый вход блока 7 на триггер знакового разряда счетчика информации и изменяющий его состояние, соответствующее нулевому значению реализуемой функции, на состояние, соот 955024 12ветствующее положительному значению реализуемой функции.При достижении счетчиком информации нулевого значения генерируемой функции натретьем выходе блока Е формируется сигнал, поступакщий на одиннадцатый вход блока 4. Этот сигнал запрещает в блоке 4 прохождение частоты в блоки б и 7. При этом на первой группе ийформационных выходов выходного счетчика блока 7 Фиксируется дискретное значение реализуемой функции, соответствующее начальной фазе, Указанное значение существует до конца развертки цикла (периода) частоты. По окоНчании цикла в блоке 3 формируется сигнал, который поступает с второго выхода блока 3 на девятый вход блока 4 и первый вход блока 1. По этому сигналу в блоке 4 Формируется сигнал, поступающий с четвертого выхода блока 4 на четвертый вход блока 3 и обеспечивающий блокировку прохождения частоты в блоке 3.Кроме того, с пятого выхода блока 4 на пятый вход блока 3 поступает сигнал, устанавливающий делитель частоты в нулевое состояние. В блоке 1 по сигналу, соответствующему концу цикла, формируется сигнал запроса прерывания ЗПР, поступающий на выход 16 устройства. По этому сигналу на адресные входы 11 устройства поступают сигналы АДР, соответствующие адресу АЗ, а на вход 12 устройства - управляющий сигнал ВД 4. Эти два сигнала в блоке 1 формируют сигнал А 36 ВД 4, осуществляющий снятие. сигнала запроса прерывания.В режиме многократного генерирования сигналовосуществляется занесение первого слова константы, задающего частоту генерирования, в блок 3 и второго слова консанты, определяющего режим работы, в блок 4. Занесение первого и второго слов константы производится аналогично описанному в режиме выхода.на заданную фа, зу. При этом блок 4 настроен на выполнение режима многократного генерирования., Затем, аналогично описанному врежиме выхода на заданную фазу, происходит формирование сигнала "Пуск".По этому сигналу на четвертом выходе блока 4 появляется сигнал, поступающий на четвертый вход блока 3, обеспечивая съем блокировки прохождения частоты через блок З.Заданнаячастота.с первого выхода блока 3 поступает на восьмой вход блока 4. В режимемногократного генерирования частота,проходя блок 4, поступает с восьмого выхода блока 4 на счетный вход 3 блока 5, добавляя в него единицу, и на управляющий вход шестой вход) блока 7, разрешая запись в счетчик выходной информации, считываемой из блока па мяти и поступающей с выхода блока 8на пятую группу информационных входов блока 7. С первой группы информационных выходов блока 7 информацияпоступает на вход блока 9, где происходит преобразование цифрового кода в аналоговый сигнал. Полученныйаналоговый сигнал с выхода блока 9поступает на выход 17 устройства.Таким образом, с учетом начальнойФазы обеспечивается последовательнаявычитка информации из блока 8 смногократным повторением циклов. Ко-личество циклов считается в управляющем комплексе по количеству посту пивших в него запросов прерывания,.вырабатываемых в блоке 1 по сигналуокончания цикла аналогично описанному в режиме выхода на заданную фазу.После отработки заданного колир 0 чества цИклов выдается команда "Оста-,нов"При этом через адресные входы11 устройства сигналы АДР, соответст,вующие адресу А 1, поступают на входблока 1. Со входа 13 устройства уп равляющий сигнал ПРМ проходит в блок1 и совместно с сигналом А 1 формируют в блоке 1 командный сигнал А 1 Л ПРМ,поступающий через четвертый выход блока 1 на четвертый вход блока 4, З 0 По этому сигналу и сигналу об окончании цикла, поступающему со второго выхода блока 3 на девятый вход блока 4, в блоке.4 Формируется сигнал, выдаваемый с четвертого выхода блока 4 на четвертый вход блока 3, обеспечи вая блокировку прохо дения частоты вблоке 3. На первой группе информационныхвыходов выходного счетчика блока 7 40 при этом фиксируется дискретное значение генерируемой Функции, соответствующее начальной фазе. С второговыхода блока 7 на седьмой вход блока4 поступает сигнал, соответствующий 45 знаку дискретного значения генерируемой функции.По сигиалу А 1 ЛПРМ в блоке 1 Формируется сигнал асинхронного ответа,поступанхций на выход 15 устройства.50 После выдачи указанного сигнала происходит последовательное снятие управляющего сигнала ПРМ и адресныхсигналов АДР.В режиме возврата в исходное состояние осуществляется занесение первого слова константы, определяющегоскорость возврата в исходное состояние, в блок 3 и второго слова константы, определяющего режим работыустройства, в блок 4 аналогично опиф санному в режиме выхода на заданнуюфазу. При этом блок 4 настроен на выполнение режима возврата в исходноесостояние.Затем, аналогично описанному в ре 65 жиме выхода на заданную фазу, происрывания, поступающий на выход 16 устройства.Съем сигнала запроса прерывания производится по командному сигналу ходит формирование сигнала "Пуск". По этому сигналу на четвертом выходе блоКа 4 появляется сигнал, поступакщий на четвертый вход блока 3, обеспечивая съем блокировки прохождения частоты через блок 3; Заданная частота с первого выхода блока 3 поступает на восьмой вход блока 4. Проходя блок 4, частота, в зависимости от сигнала на седьмом входе блока 4, соответствующего знаку дискретного значения генерируемой функции, поступает на один из выходов третий или шестой блока 4.Так, если записанное в блоке 7 дискретное значение - число положитель ,ное, то частота поступает с третьего выхода блока 4 на счетный вход сложения счетчика выходного (второй вход блока 7). Если записанное дискретное значение - число отрицательное, . 20 то частота поступает с шестого выхода блока 4 на счетный вход вычитания выходного счетчика (третий вход блока 7) .При достижении выходным счетчиком нулевого значения генерируемой функции на третьем выходе блока 7 Формируется сигнал, поступающий на седьмой вход блока 4. Этот сигнал запрещает в блоке 4 прохождение частоты в блок 7. При этом на группе информационных выходов выходного счетчика блока 7 фиксируется нулевое значение генерируемой функции. По сигналу окончания цикла, поступающему с второго выхода блока 3 на девятый З 5 вход блока 4 и первый вход блока 1, в блоке 4 формируется сигнал, поступающий с четвертого выхода блока 4 на четвертый вход блока 3, обео. печивающий блокировку прохожде ния частоты в блоке 3. В блоке 1 по сигналу окончания цикла Формируется сигнал запроса прерывания, поступа.ющий на выход 16 устройства, Затем осуществляется снятие сигнала эапро са прерывания аналогично описанному в режиме выхода на заданную фазу.В режиме одиночного цикла генерирования осуществляется занесение первого слова константы, определяющего частоту отработки одиночного цикла, в блок 3 и второго слова константы, определяющего режим работы устройства, в блок 4 аналогично описанному в ре "ме выхода на задан"ую 55 Фазу. При этом блок 4 настроен на выполнение режима одиночного цикла.Затем происходит формирование сигнала "Пуск", по которому на четвертом выходе блока 4 появляется сигнал, поступающий на четвертый вход блока60 3, обеспечивая съем блокировки прохождения частоты через блок 3. Проходя блок 4, частота поступает с восьмого выхода блока 4 на счетный вход :(третий вход), блока 5 и на управляю щий вход (шестой вход) блока 7, обеспечивая генерирование сигнала анало" гично описанному в режиме многократного генерирования. По сигналу окончания цикла, поступакщему с второго выхода блока 3 на девятый вход блока 4 и первый вход блока 1, в блоке 4 формируется сигнал, поступающий счетвертого выхода блока 4 на четвертый вход блока 3, обеспечивающий бло" кировку прохождения частоты в блоке 3. В блоке 1 по сигналу окончания цикла формируется сигнал запроса.прерывания, поступающий на выход 16 устройства. Затем осуществляется снятие сигнала запроса прерывания аналогично описанному в режиме выхода на заданную фазу.Блок 1 (фиг.З) работает следукщим образомИнтерфейсные сигналы адресные, информационные и управляющие поступают в блок через входные шинные формирователи 18-20. Формирование адресов АО, Л 1, А 2, АЗ, А 4, А 4 и А 5 производится в трехступенчатом дешифраторе 21, на входы которых подаются адресные сигналй АДР, поступающие через шинный формирователь 18.Формирование командных сигналов производится на элементах И 22 30, на один из.входов которых посту- . пают адресные сигналы АО, А 1, А 2, АЗ, А 4 и А 5, а на второй - управляющий сигнал ВД 4 (элементы 2227) или сигнал ПРМ элементы 2830).Сигнал УСТ, проходя шинный формирователь 18, поступает на управляющие входы триггеров 32 и 33, устанавливая второй триггер (прерывания) 33 в состояние, при котором отсутствует сигнал запроса прерывания, а первый триГгер 32 (маски) в состояние, при котором установлена маска.По командным сигналам ЛОЛВД 4; А 1 АВД 4 р А 2 АВД 4; АЗлВД 41 А 4 иВД 4;А 5 ЮД 4 АОАПРМ; А 1 ЛПРМ и А 2 лПРМ элементами 31 и 34-36 формируется сигнал ответа ОТВ.Для обеспечения работы с вычислительным комплексом в устройстве осуществляется установка и снятие маски запроса прерывания. Сигнал об окончании цикла, выдаваемый с второго выхода блока 3 на девятый вход блока 4 (фиг.1), поступает на 5-вход триггера 33 (фиг.З), устанавливая его в единичное состояние. Сигнал с выхода второго триггера 33 поступает на первый вход пятого элемента И 37, а на второй - сигнал с выхода первого триггера 32 маски. Если маска снята, то с выходаблока 1 выдается сигнал запроса пре 1695502415АЗВД 4, поступающему на В-вход триггера 33, устанавливая его в нулевое состояние.Снятие маски производится по командному сигналу А 2 ЛПРМ, поступающему на 5-вход триггера 32 маски,устанавливая его в единичное состояние,Установка маски производится по командному сигналу А 26 ВД 4, поступающему на К-вход триггера 32 маски, устанавливая его в нулевое состояние,Блок 4 формирования команд (фиг.4) работает следующим образом.Сигнал "Установка", выдаваемый с блока 1 на вход блока 4, в блоке 4 поступает на третий и четвертый триг геры 39 и 40 и через элемент И 42 на пятый триггер 41. При этом с выхода триггера 40 выдается сигнал, поступа. ющий на вход блока 3 и блокирующий прохождение частоты в блоке 3, а 20 . триггер 41 устанавливается в состоя,ние, при котором блокируется прохожение частоты через. элементы 45 и 46.Информационные сигналы, соответствующие второму слону константы, оп ределяющему режим работы устройства, поступают через группу информационных входов блока на информационные входы регистра информации 38.По сигналу А 1 1 ВД 4,.поступающему с выхода блока 1 через вход блока 4 на управляющий вход регистра информации, обеспечивается запись информации, в регистр и тем самым блок подготав, ливается к выполнению заданного режи- З 5 ма работы.По сигналу АОЛПРМ, поступающему че-. рез вход блока 4 на 5-вход триггера 40, формируется сигнал "Пуск", проходящий с выхода триггера 40 на вхсд блока 3 и снимающий блокировку про О хождения частоты через блок 3 на входблока 4.В режимах выхода на заданную Фазу и возврата в исходное состояние сигнал с выхода регистра информации 38 45 пбступает через элементы 44 на 5- вход триггера 41, устанавливая его в единичное состояние и разрешая прохождение частоты на соответствующие выходы блока 4 В режиме выхода на заданную фазу, если дискретное значение реализуемой функции, соответствующее заданной фазе, - число положительное, о чем свидетельствует нулевой сигнал на выходе "Признак55 знака блока 6" блока 4, частота с входа блока 4 проходит через элементы И 45 и 58 на выход "Сложение блока 6" и через элементы 45-61 на выход "Вычитание блока 7". Если дис" кретное значение реализуемой функции число отрицательное, то на входе "Признак знака блока 6" существует единичный сигнал. При этом частота поступает с входа через элементы 45 ,и 51 на выход "Вычитание блока 6" и 65 через элементы 45, 59, 53 и 54 на выход "Сложение блока 7".Кроме того, если записанное дискретное значение реализуемой Функции- число положительное, то на выходе элемента 47 возникает сигнал, поступающий на выход блока 4 и перебрасывающий триггер 74 знакового разряда блока 7.С выходов блока 4 частота поступает на счетные входы блоков 6 и 7 (фиг.1), При достижении вторым счетчиком 6 нулевого значения реализуемойфункции на входе "Перенос блока 6"блока 4 появляется сигнал, поступающий через элементы 42 на К-вход триггера 41, устанавливая его в состояние, при котором осуществляется бло- кировка прохождения частоты через элементы 45 и 46.Сигнал окончания цикла поступает с выхода блока 3 через вход блока 4 на один из входов элемента 49, Навторой вход элемента 49 приходит сигнал, сформированный на выходе элемента 43 в режимах выхода на заданнуюфазу, возврата в исходное положение,одиночногЬ цикла генерирования и покоманде "Останов". Сигнал с выходаэлемента 49, поступая на триггер 40,устанавливает его в состояние, прикотором блокируется прохождение частоты в блоке 3,В режиме. возврата в исходное состояние на входе "Признак знака блока 7" присутствует сигнал, определяющий знак дискретного значения реали. зуемой Функции, соответствующего концу цикла. Если дискретное значение - число положительное (нулевойсигнал на входе), то частота с входа блока 4,через элементы 46, 57, 55 и 54 поступает на выход "Сложение блока 7".Если дискретное значение - число отрицательное (единичный сигнал на входе) то частота с входа блока 4 через элементы 46, 57, 56 и 61 поступает на выход "Вычитание блока 7".При достижении третьим счетчиком нулевого значения генерируемой функции на входе "Перенос блока 7" блока 4 появляется сигнал, поступающий через элемент 42 на Р-вход триггера 41, устанавливая его в состояние, при котором осуществляется блокировка прохождения частоты через элементы45 и 46. В режиме многократного генерир ования на выходе регистра информации установлена нулевая информация, Это вызывает на выходе элемента 44 сигнал, который устанавливает триггер 41 в состояние, при котором блокируется прохождение частоты с входа через элементы 45 и 46. Кроме того, сигнал с выхода элемента 44, проходяэлемент 48, снимает блокировку прохождения частоты со входа 1 блока через элемент 50 на выход "Чтение" блока 4, соединенный с блоком 5 и блоком 7,Режим многократного генерированияпродолжается до появления на входеблока 4 командного сигнала "Останов"АЗЛПРМ, поступающего на 5-вход триггера 39. Сигнал с выхода триггера39, проходя элемент 43, поступает на 01 Оодин из входов элемента 49, где ожи дает поступление по второму входусигнала окончания цикла. Сигнал свыхода элемента 49, поступая на триггер 40, устанавливает его в состоя. ние, при котором блокируется прохождение частоты в блоке 3.В режиме одиночного цикла генерирования частота также поступает свхода через элемент 50 на выход бло"ка 4. При этом на выходе элемента 43присутствует сигнал, поступающий по.одному.иэ входов на элемент 49 и ожидающий прихода сигнала окончания цикла. эти два сигнала формируют на выхо 25ду элемента 49 сигнал, поступающийна триггер 40 и устанавливающий его всостояние, при котором блокируетсяпрохождение частоты в блоке 3.Второй счетчик 6 работает следующим образом.Сигнал "Установка", поступая свхода блока на В-входы соответствующих элементов, устанавливает его внулевое состояние.В режиме занесения дискретных зна- З 5чений реализуемой функции на группуинформационных входов блока 6 поступают информационные сигналы. По командному сигналу А 5 ИВД 4, поступающемус входа блока 6 на управляющие входы 40счетчика 66 и 67, обеспечивается занесение дискретного значения реализуемой функции, и на группе информационных выходов блока 6 появляются сиг.налы, поступающие на информационные 45входы блока памяти.В режиме выхода на заданную фазучастота в зависимости от знака дискретного значения реализуемой. функции,информацию о котором несет сигнал навыходе "Признак знака блока 6" блока 4, поступает на входы "Сложение"или "Вычитание" блока 6.Если записанное дискретное значение число положительное то часто 55та поступает с входа "Сложение" блока 6 на счетный вход сложения счетчика 66. Если записанное дискретноезначение - число отрицательное, точастота поступает с .входа "Вычитаниеблока 6 на счетный вход вычитания60счетчика 66,При достижении счетчиками 66 и 67нулевого значения в зависимости отрежима, в котором работал блок 6, навыходе прямого или обратного переноса 65 счетчика 67 появляется сигнал. Сигнал с выхода прямого переноса счетчика 67 поступает на выход блока 6через элементы 68 и 69, а сигнал свыхода обратного переноса поступаетна выход блока 6 через элемент 69.По сигналу с выхода блока 6 блокируется прохождение частоты на входы "Сложение" или "Вычитание" блока6. Кроме того, если дискретное значение реализуемой функции - числоположительное, то появившийся на выходе прямого переноса счетчика 67сигнал через формирователь 68 посту,пает на 5-выход триггера знака, меняя его состояние. Таким образом,на информационном выходе счетчика информации фиксируется код, соответст",вующий нулевому значению реализуемойфункции,В режимах многократного генерирования заданной функции, возврата висходное состояние, одиночного циклагенерирования блок 6 не работает.Блок 7 работает следующим образом.Сигнал "Установка" поступает свхода блока через элемент 71 на 5-входтриггера знака 74 и с входа блока через элемент 73 на В-вход, устанавливает его в состояние, соответствующее нулевому значению реализуемойФункции.В режиме занесения дискретных значений реализуемой функции блок 7 неработает.,В режиме выхода на заданную Фазучастота в зависимости от знака дискретного значения реализуемой функции, записанного в блок 6, поступаетна входы фСложение" или "Вычитание"блока 7.Если записанное дискретное значение - число положительное, то частота поступает на счетный вход вычитания счетчика 75, если записанное дискретное значение - число отрицательное, то частота поступает на счетныйвход сложения счетчика 76, Кроме того, если записанное дискретное значение реализуемой функции - число положительное, то на вход блока 7 от блока 4 поступает сигнал, проходящий най-вход триггера знака 74 и изменяющий его состояние, соответствукщеенулевому значению реализуемой функции, на состояние, соответствующееположительному значению реализуемойфункции.В режиме многократного генерирования на входе "Чтение" блока 7 появляется сигнал, проходящий черезэлемент 70 на управляющие входы счетчиков 75 и 76 и через элементы 70 и72 на управлякщий вход триггера знака 74 и разрешающий запись в блок 7информации, считываемой из блока памяти и поступающей на группу информационных входов блока 7.