Устройство сжатия факсимильных сигналов

СОЮЗ СОВЕТСКИХСОЦИАЛИСТИЧЕСКИХРЕСПУБЛИК 3(51) Н 0 Е ИЗОБРЕТЕНИСВИДЕТЕЛЬСТВУ ИСА Н АВТОРСКОМ ьев исьт ыее чф УДАРСТВЕННЫЙ КОМИТЕТ С ДЕЛАМ ИЗОБ ЕТЕНИЙ И ОТН(56) 1. Свириденко В.Л. Анализ стем со сжатием данных М., Связ1977, с. 120,2. Авторское свидетельство СССРР 485489, кл. С 08 С 19/28, 1975(54)(57) 1. УСТРОЙСТВО СЖАТИЯ ФАКСИМИЛЬНЫХ СИГНАЛОВ, содержащеедйскретиэатор, вход которого соединенс выходом источника фасимильных сигналов, блок сокращения избыточностипо строкам, блок сокращения избыточности по столбцам, последовательно соединенные блок памяти и кодер, о т л ич а ю щ е е с я тем, что, с целью сокращения времени обработки информации, информационный вход блока сокращения избыточности по строкам подключен к выходу дискретизатора, авыход - к информационному входу блока сокращения избыточности по столбцам, выход которого соединен с входом блока памяти.2. Устройство по и, 1, о т л ич а ю щ е е с я тем, что блок сокращения избыточности по строкам содержит И буферных регистров, входы каждого иэ которых соединены с соответствующими выходами распределителя импульсов входных сигналов, вход которого является информационным входомблока сокращения избыточности по строкам, И коммутаторов, каждый из которых состоит из 2 М ключей, информационные входы каждого из которых соединены с выходами соответствующихбуферных регистров, управляющие входы нечетных ключей каждого коммутато- р ВО 11 О 7339. А ра объединены и подключены к неинвертированному выходу преобразователясигналов, управляющие входы четныхключей объединены и подключены к инвертированному выходу преобразователя сигналов, вход которого соединенс выходом генератора функций Уолша,а выходы коммутаторов подключены через распределитель импульсов выходных сигналов к входу сумматора, выход которого является выходом блокасокращения избыточности по строкам.3. Устройство по п. 1, о т л ич а ю щ е е с я тем, что блок сокращения избыточности по столбцам содержит распределитель импульсов входных сигналов, вход которого являетЯся информационным входом блока сокращения избыточности по столбцам, Ибуферных регистров, вход каждого изкоторых терев соответствующий вспоминающий блок подключен к соответствующему выходу распределителя импульсов входных сигналов, Б коммутаторов, каждый из которых состоит из 2 Ю ключей, и н форма цио н ные входы каждого из которых соединены с выходами соответствующих буферных регистров,управляющие входы нечетных ключей каж ф 3дого коммутатора объединены и подклю- ффчены к неинвертированному выходу преобразователя сигналов, управляющие Мвходы четных ключей объединены и под- Яключены к инвертированному выходу пре-образователя сигналов, вход которогосоединен с выходом генератора Функций Уолша, а выходы коммутаторов подключены к входам распределителя импульсов выходных сигналов, выход кото-фрого через сумматор соединен с входом амплитудного селектора, выход которого является выходом блока сокраще"ния избыточности по столбцам.Изобретение относится к техникеобработки, формирования и передачисигналов изображенияИзнестно устройство сжатия факсимильных сигналов, основанное на двухступенчатом преобразовании сигналов,содержащее блоки сокращения избыточности по строкам и по столбцам, впервом из которых используется ортогональное преобразование, требующееБ операций и 2 И 1 о 9 Б, где Н - число элементов в строке (столбце)матрицы Адамара, при быстром преобразовании Адамара, а но втором используют япреобразования на основе апертурныхалгоритмов 11,Это устройство обладает большойсложностью, обусловленной значительным числом операций в первой ступенипреобразонания, и ограниченными возможностями по качеству обработки передаваемых сигналов. 20Наиболее близким к изобретению потехнической сущности является устройство сжатия Факсимильных сигналов,содержащее дискретизатор, вход которого соединен с выходом источникаФаксимильных сигналов, а выгод - свходом аналого-цифрового преобразователя, блоки сокращения избыточностипо строкам и по столбцам, нхОды которых объединены с нходом элемента запрета и подключены к выходу аналогоцифрОвого преобразователя, выходблока сокращения избыточности по строкам через генератор адресной информации подключен к первому входу сумматора, выход блока сокращения избыточности по столбцам через управляющий элемент - к второму элементу запрета, ныход которого подключен черезсумматор к входу блока памяти, выходкоторого соединен с входом кодера 21 40Недостатком известного устройстваявляется значительное нремя, затрачиваемое на обработку информации,при реализации алгоритма ортогонального преобразования с матрицами, производящими И вычислительных операцийна каждый фрагмент из ЬхК элементовсообщения. Кроме того, при использовании быстрых преобразований Адамарав составе устройства необходимоиметь запоминающие блоки большой емкости на весь обьем передаваемогосообщения.Целью изобретения является сокращение времени обработк 1 информации.Эта цель достигается тем, что вустройство сжатия Факсимильных сигналов, содержагцее дискретизатор, входкоторого соединен с ныходом источника факсимильных сигналов, блок сокращения избыточности по строкам, блоксокращения избыточности по столбцам,последовательно соединенные блок памятии кодер, информационные вход бло.ка сокращения избыточности по строкам подключен к выходу дискретизато-. 65 ра, а выход - к информационному входублока сокращения избыточности постолбцам, выход которого соединен свходом блока памяти.Кроме того, блок сокращения избыточности по строкам содержит И буФерных регистров, входы каждого из которых соединены с соответствующими выходами распределителя импульсон входных сигналов, вход которого являетсяинформационным входом блока сокращения избыточности по строкам, К коммутаторов, каждый из которых состоитиз 2 Б ключей, информационные входыкаждого из которых соединены с выходами соответствующих буферных регистров, управляющие входы нечетных ключей каждого коммутатора объединены иподключены к неиннертированному выходу преобразователя сигналов, упранляющие входы четных ключей объединеныи подключены к инвертированному выходу преобразователя сигналов, входкоторого соединен с выходом генератора функций Уолша, а выходы коммутаторов подключены через распределительимпульсов выходных сигналов к входусумматора, выход которого янляетсявыходом блока сокращения избыточностипо строкам,При этом блок сокрашения избыточности по столбцам содержит распределитель импульсов входных сигналоввход которого является информационнымвходом блока сокращения избыточностипо столбцам, г) буферных регистров,вход каждого из которых через соответствующий запогинаюший блок подключен к соответствующему выходу распределителя импульсов входных сигналов, И коммутаторов, каждый из которых состоит из 2 Ы ключей, информаци -онные входы каждого из которых соединены с ныходами соответствующихбуферных регистров, управляющие входы нечетных ключей каждого коммутатораобъединены и подключены к неиннертированному выходу преобразователясигналов, управляющие входы четныхключей объединены и подключены к иннертированному выходу преобразователя сигналов, вход которого соединенс выходом генератора Функций Уолша,а выходы коммутаторов подключены квходам распределителя импульсов выходных сигналов, выход которого черезсумматор соединен с нходом амплитудного селектора, выход которого является выходом блока сокрашения избыточности по столбцам. На чертеже представлена структур- ная электрическая схема устройства сжатия факсимильных сигналов.Устройство сжатия факсимильных сиг налов содержит источник 1 факсимильных сигналов, дискретизатор 2, блок 3 сокращения избыточности по строка блок 4 сокрашения избыточности постолбцам, генератор 5 тактовых импульсов, блок 6 памяти и кодер 7.Блок 3 сокращения избыточности по строкам состоит из распределителя 8 импульсоэ входных сигналов, буферных регистров 9-1 - 9-И, коммутаторов 5 10-1 - 10-И, каждый из которых содержит ключи 10-1-1 - 10-1-2 Б, 10-2-1- 10-2-2 Б 10-И- 10-ИИ, а также из блока 11 управления, генератора 12 функций Уолша, преобразователя 13 сигнала, распределителя 14 импульсов выходных сигналов и сумматор 15;Блок 4 сокращения избыточности по столбцам состоит из распределителя 16 импульсов входных сигналов запоР15 минающих блоков 17-1-17 Б, буферных регистров 18-1 - 18-И, коммутаторов 19 "1 - 19-И, каждый из которых содержит ключи 19-1-1 - 19-1-2 Б, 19-2 - 1- 19-2-2 И 19-Ит 1 - 19-ИИ, а также из блока 20 управления, генератора 20 21 Функций Уолша, преобразователя 22 сигнала, распределителя 23 импульсов выходных сигналов, сумматора 24 и амплитудного селектора 25.Устройство работает следующим об разом.Факсимильный сигнал с выхода источника 1 подается на вход дискретизатора 2, с выхода которого в видедискретной последовательности, импульсы поступают на вход распределителя 8, формирующего участки строк,каждый из которых в дальнейшем подвергается преобразованию по Адамару.К каждому из выходов распределителя 358 подключен буферный регистр 9-(1=1И), рассчитанный на запись одного участка строки в И элементов.По сигналам, поступающим с выходаблока 11 управления, производится од новременное считывание с буферных регистров 9-1 всех посылок преобразуемого участка строки на коммутатор10-1, подключенный к буферным регистрам 9-1, При этом к каждой ячейке буферного регистра 9" 1 подключаютсяпо два ключа, например 10-И - И - 1 и10 - И-И, которые управляются от генератора 12 функций Уолша. Сигналы сгенератора 12 поступают через преобразователь 13 сигналоэ, на выходе которого они получаются в виде неинэертированной и инвертированной двоичных последовательностей. Сигналы неинвертированной последовательностиуправляют нечетными ключами 10-И5510-Ии т.д., на выходе которых должны получаться сигналы типа +1,а сигналы инвертированной последовательности - четными ключами 10 - И - 2,10-Ии т,д на выходах которых 60должны быть сигналы типа -1,выходы ключей 10-Ичерез распределитель 14 подключаются к сумматору15, выполненному,например,в видереверсивного счетчика. РезУльтат сум 65 мирования в зависимости от соотношения 1+1и ф -1 ф на входе сумматора 15 будет выдаваться на вход распре делителя 16При этом с генератора 12 на обработку одного участка строки, находящего:я в буферном регистре 9-1, выдается Ч отрезков сигналов функций Уолша. Для обеспечения обработки одного. Участка строки его сигналы за время одного цикла считываются с буферного регистра 9- на ключи 10-Мв И раз.За счет параллельной обработки эле ментов необходимое количество. операций равно Б.Выходы распределителя 16 подключены к входам запоминающих блоков 17- (1 = 1И) емкостью на И сигналов преобразованных участков строк передаваемого сообщения. Запись сигналов участка строки в запоми" нающий блок 17- осуществляется последовательно, Поэтому после заполнения всех 1 вертикальных дорожек по сигналус блока 20 управления производится считывание в буФерные регистры 18-1 параллельно всех одноименных элементов разных участков строк. Тем самым осуществляется формирование новых участков для сокращения избыточности сообщения в направлении, перпендикулярном его срочной развертке. К выходу каждого буферного регистра 18- подключены оммутаторы 19- аналогично тому, как в блоке 3, управление ключами 19 - 1-1 - 19 - 1-2 И,19-Б- 19-И 2 И осуществляется от генератора 21 функцйй Уолша через преобраователь 22 сигнала неинвертированным и инвертированным сигналами.В запоминающем блохе 17-, подключенном к -му выходу распределителя 16, может находиться И преобразованных.сигналов участков из И элементов, а для преобразования вновь формируемых участков, каждый из которых также состоит из М одноименных элементов разных строк, генератор 21 должен выдать М двоичных последовательностей функций Уолша,Сигналы с выходов ключей 19-1-119 - 1-2 И, 19-0-1 - 19-ЬМ поступают через распределитель 23 в сумматор 24, аналогичный по выполнениюсумматору 15, Результат суммирования в зависимости от соотношения положительных и отрицательных значений входных чисел выдается на ампли -тудный селектор 25 с целью устранения избыточности и осуществлениясжатия его,К выходу амплитудного селектора25 подключен вход блока 6 памяти,обеспечивающий выдачу информации вканал связи через кодер 7 с постоянной скоростью.ь110 7 339. гн гн НИИЛИ Заказ 5779/45 Тираж 635 Подписное лиал ППП фПатент", г. Ужгород, ул, Проектная,4 Управление распределителями 8 и 16, 14 и 23 осуществляется генератором 5, который управляется фаэовым сигналом источника 1 факсимильных сиг налов.Порядок работы распределителей 8, 14, 16 и 23 следующий.Распределитель 8 разделяет сигналы каждой строки развертки факсимильного аппарата на отдельные участки для последующего преобразования по Адама-"О ру. Распределитель 14 обеспечивает использование сумматора 15 поочередно для завершения преобразования каждого иэ участков сигнала, на которые ,разделяется каждая строка развертки 15 изображения.Распределитель 16 обеспечивает прохождение в соответствующий запоминающий блок 17-1 только одноименных преобразованных участков строк. Так как 20 из преобразованных сигналов, находящих ся в запоминающих блоках 17-1 - 17-М,должны формироваться новые участкисигнала для второго преобразования,то количество записываемых преобразованных участков строк должно быть равно числу элементов во вновь формируемом участке И. Поэтому время нахождения сигналов информации в запоминающем блоке 17-1 равно времени развертки И строк передаваемого сообщения.Распределитель 23 обеспечивает пооче"редную выдачу дважды преобразованных сигналов для подавления точек слабыми сигналамиТаким образом, в предлагаемом устройстве сжатия факсимильных сигналов уменьшается число необходимых опера" ций при обычных и быстрых преобразованиях Адамара соответственно в Иг и в 2 ИХод И раз, что приводнт к со-кращению времени .обработки инфОрмации,