Устройство для генерирования кодов заданного веса

шестой выход дешифратора соединен с вторым входом первого элемента ИЛИ, выход второго элемента ИЛИ подключен к входу управления записью второго счетчика, информационные входы которого являются вторыми входами блока управления, выходы второго счетчика соединены с входами третьего элемента ИЛИ, выход которого подключен через соединенные последовательно элемент НЕ и третий элемент задержкик вторым входам первого и второгоэлементов И и непосредственно - квторому входу четвертого элемента И,выход которого, являющийся третьимвыходом блока управления, подключенк первым входам пятого и шестогоэлементов И и входу четвертого элемента задержки, выход которого, являющийся четвертым выходом блока управления, соединен с входом вычитания второго счетчика и входом установку в нуль второго триггера, прямой выход которого соединен с первым входом элемента И-НЕ, выход которого соединен с вторым входом пятого элемента И, выход которого 10 является пятым выходом блока управления, третийвход блока управления через пятый элемент задержки подключен к информационному входу первого триггера, прямой выход которого. сое динен с вторыми входами элементаИ-НЕ и шестого элемента И, выход которого является шестым выходом блока управления.1275413 РфемРиз. Ф Составитель О.Ревинскийактор В,Иванова Техред Л.Сердюкова Корректор И,Муска з 6560/39ВН фическое предприятие, г, Ужгород, ул, Проектная,оизводственно-пол Тираж 671 ИИПИ Государствен по делам изобрет 113095, Москва, Ж, Подписноого комитета СССРний и открытийаушская наб., д. 4Изобретение относится к вычислительной технике и может быть использонано н системах передачи данных с избыточным коднронанием.Цель изобретения - расширение функциональных воэможностей путем автоматизации формирования квазициклических кодов заданных длины и веса.На фиг. 1 представлена блок-схема устройства, на фиг. 2 - функциональная схема блока маскирования неиспользуемых разрядов, на фиг. 3 функциональная схема блока управления; на Фиг. 4 - временные диаграммы работы устройства для случая, когда вес очередного кода не соответствует заданному весу на Фиг. 5 временные диаграммы для случая когда очередной код является результатом циклического сдвига одного из ранее проверенных кодов, на Фиг.б та же, когда вес очередного кода соответствует заданному весу.Устройство для генерирования кодов заданного веса содержит первый счетчик 1, регистр 2 сдвига, блок 3 маскирования неиспользуемых разрядов, блок 4 оперативной памяти, первый задающий блок 5, коммутатор б, второй задающий блок 7, элемент Я сравнения, второй счетчик 9, элемент И 10, блок 11 управления информационный и управляющий выходы 12 и 13,Блок 3 маскирования неиспользуемых раэрядон (фиг. 2) включает и себя И -1 элементов ИЛИ 14, М элементов И 15 и дешифратор 1 б, где И - наибольшая длина генерируемых кодов. 5 1 О 1520 25 30 35 46 д 5 50 55 Блок 4 оперативной памяти представляет собой оперативное запоминающееЦустройство объемом 2 одноразрядных ячеек, Оно выполнено таким образом, чтобы после включения питания все его ячейки содержали,1 огический пО" после поступления сигнала логической "1" на вход записи содержимое ячейки, соответствующей поступающему при этом на адресный вход коду, принимает значение логической1,а при наличии на входе записи сигнала логического "0" содержимое соответствующей ячейки поступает на выход блока 4, В частности, блок 4 оперативной памяти может быть выполнен на микросхемах (при этом информационный вход каждой иэ микросхем должен быть,соединен с источником логической п 1) Задающие блоки 5 и 7 могут быть выполнены, например, в виде набора тумблеров, нормально разомкнутый контакт каждого из которых подключен к источнику сигнала логической 1 нормально замкнутый - к источнику сигнала логического "0", а переключаемый контакт - к соответствующему выходу блока.Блок 11 управления (фиг, 3) включает н себя генератор 17 тактовых импульсов, элемент НЕ 18, первый и второй счетчики 19 и 20, дешифратор 21, первый и второй триггеры 22 и 23, элементы И 24-29 с первого по шестой, элемент И-НЕ 30, элементы ИЛИ 31-33 с первого по третий, элементы 34-38 задержки с первого по пятый.Принцип работы устройства основан на том, что в первом счетчике 1 поочередно формируются нсе возможные двоичные коды заданной длины и - от 0 (т.е. 00) до 2 - 1 (т.е,11). Для каждого очередного кода по информации, накопленной к этому моменту времени в блоке 4 оперативной памяти, вначале выполняется проверка, не совпадает ли он с циклическим сигналом одной иэ ранее проверенных комбинаций. Если это действительно так, то проверка данного кода прекращается и первый счетчик 1 формиру" ет следующий двоичный код, это позволяет сократить продолжительность проверки, Если же проверяемый двоичный код не является сдвигом одного из ранее проверенных кодов, то далеес помощью регистра 2 сдвига, блока 5 задающего длину кода, коммутатора б, элемента И 10, второго счетчика 9,подсчитывающего вес кода, блока 7, задающего вес, и элемента 1 О сравнения выполняется проверка его веса. Если проверяемый код соответствует заданному весу, т.е. является оцним иэ искомых циркулянтов, то он поступает на информационные выходы 12 устройства одновременно с сигналом "Строб кода" на управляющем выходе 13. После этого на выходах 12 Формируется и - 1 квазициклических кодов, являющихся циклическими сдвигами найденного циркулянта, причем всякий раэ в блоке 11 управления формируется сигнал "Строб кода" и для каждого из них в блоке 4 оперативной памяти запоминается признак уже проверенно 1275413го кодаПосле этого в устройствеформируется и проверяется следующийдвоичный код. Если же в результатепроверки веса очередного двоичногокода будет выявлено несоответствиезаданному весу, то для него самогои для п - 1 кодов, являющихся егоциклическими сдвигами, в блоке 4оперативной памяти запоминается признаки ранее проверенных кодов. Таким 10образом, к концу проверки всех кодовзаданной длины в блоке 4 оперативной памяти не будут запомнены признаки ранее проверенных кодовТакимобразом, к концу проверки всех кодов 15заданной длины в блоке 4 оперативнойпамяти не будут заполнены признакиранее проверенных кодов только длятех кодов, которые являются циркулянтами квазициклических кодов заданного веса, а все квазициклические кодазаданного веса поступят на выходы12 устройства в сопровождении сигнала "Строб кода" с выхода 13.На фиг. 4-6, иллюстрирующих работу устройства, обозначено:О - тактовые импульсы на выходегенератора 17,о - те же импульсы на выходе элемента 34 задержкиф 30- код состояния на выходах первого счетчика 19,- сигнал "Инкремент кода" с первого выхода дешифратора 21,ф - сигнал записи в регистр 2сдвига с второго выхода дешифратора21;6 - сигнал записи в счетчик 20 свыхода элемента ИЛИ 32,Ж - сигнал с выхода элементаИЛИ 33 о том, что счетчик 20 не пуст- сигйал спроса разряда кода свыхода элемента И 27,О - сигнал сдвига кода в регистре2 с выхода элемента 37 задержки, 45К - сигнал с выхода элемента 8сравнения о том, что вес кода равензаданному,Л - сигнал с выхода первого триггера 22, 50М - сигнал записи признака в блок4 оперативной памяти с выхода элемента И 28,Н - сигнал "Признак ранее проверенного кода" с выхода блока 4 оперативной памяти,О - строб кода на управляющем выходе 13,Н - сигнал с выхода второго триггера 23.Устройство работает следующим образом.В исходном состоянии (после вклю- . чения питания) первый счетчик 1, блок 4 оперативной памяти, а в блоке 11 управления - счетчик 19 и триггеры 22 и 23 очищены (содержат нули во всех разрядах и ячейках .памяти). С выхода блока 5 на вторые входы блока 11 управления и на управляютщие входы блока 3 маскирования неиспользуемых разрядов и коммутатора б поступают параллельный код заданной длины кодовых комбинаций. С выхода блока 7 на вторые входы элемента 8 сравнения поступает параллельный код заданного веса кодовых комбинаций. С первого выхода блока 11 управления на счетный вход первого счетчика 1 поступает сигнал "Инкремент кода" (фиг. 4 г), при этом код содержимого счетчика 1, являющийся очередной проверяемой комбинацией, увеличивается на 1 (в частности, в начале работы устройства код 0000 сменяется кодом 0001). С некоторой задержкой относительно этого сигнала, необходимой для окончания переходных процессов в первом счетчике 1, на втором выходе блока 11 управления Формируется сигнал "Запись в регистр сдвига", поступающий на вход обнуления второго счетчика 9 и на вход записи регистра 2 сдвига. При этом код очередной проверяемой комбинации, поступающий на первые информационные входы регистра 2 сдвига, записывается вэтот регистр 2 и с его выходов через блок 3 поступает на адресные входы блока 4 оперативной памяти. В начале работы устройства при проверке кодовой комбинации 0001 блок 4 оперативной памяти содержит во всех ячейках памяти нули, поэтому его сигнал "Признак ранее проверенного кода", поступающий на первый вход блока 11 управления, будет иметь уровень логического 0" (значение этогосигнала соответствует содержимому той ячейки блока 4 оперативной памяти, адрес которой равен коду на адресном входе этого же блока)..А Вследствие этого с некоторой задержкой, достаточной для окончания переходных процессов при записи параллельного кода в регистр 2 сдвига исчитывании содержимого блока 4 оперативной памяти, в устройстве начинает выполняться определение веса проверяемого кода с целью проверки его соответствия заданному значению. При этом блок 11 управления на своих третьем и четвертом выходах формирует пачку из и импульсов сигнала "Ойрос разряда кода" (фиг, 4 и 10 пачку из и импульсов сигнала пСдвиг кода" (фиг. 411). Число импульсов в каждой из этих пачек соответствует коду заданной длины комбинации, поступающему на вторые входы блока 11 15 управления от блока 5 задания длины. Во время формирования пачки импульсов сигнала "Сдвиг кода" коммутатор 6 совместно с И-разрядным регистром 2 сдвига обеспечивает циклический 20 сдвиг содержимого и младших разрядов этого регистра (содержимое старших К - и его разрядов при этом определяется содержимым и-го разряда в течение предшествовавших И - и импуль сов сдвига, что не влияет на работу устройства в целом), Для обеспечения циклического сдвига младших и разрядов регистра 2 сдвига выход его разряда и через коммутатор б, управляе мый кодом заданной длины и (поступающим от блока 5 задания длины подключается к второму.(последовательному) входу этого же регистра 2, Вследствие этого, например, при заданной длине кода и = 3 и проверяемой комбйнации 00001 после каждого ,очередного сигнала "Сдвиг кода"(общее число которых будет равно 3) содержимое регистра 2 сдвига будет 40 соответственно принимать значения:000110001101011011,45 что и соответствует циклическому сдвигу младших 3 разрядов комбинации (нумерация разрядов в приведенной записи выполнена справа налево).При определении веса проверяемого 50 кода сигнал с выхода коммутатора б поступает на первый вход элемента И 10. На второй вход этого элемента 10 поступает сигнал "Опрос разряда хода" (фиг. 4), Если текущее значение и-го разряда проверяемого кода равно логической "1", то с выхода элемента И 10 на счетный вход счетчика 9 поступает импульс, увеличивающий содержимое счетчика на единицу. Так как общее число импульсов сигнала "Опрос разряда кода" равно и и после каждого их этих импульсов (с задержкой, достаточной для надежного формирования импульса на выходе элемента И 10) блок 11 управления формирует очередной импульс сигнала "Сдвиг кода" (фиг, 4 п), то число импульсов на счетном входе счетчика 9 за это время будет равно числу разрядов проверяемой комбинации, значение которых равно логической 1, т.е. ее весу. Этому же числу будет соответствовать после окончания формирования всех и импульсов сигнала "Опрос разряда кода" и код на выходах счетчика 9, поступающий на первые входы элемента 8 сравнения. На вторые входы этого элемента 8 поступает код заданного значения веса с выхода блока 1. В случае равенства кодов на обоих входах элемента 8 срав-. нения сигнал "Вес равен заданному" (фиг. 4 к), формируемый на его выходе и поступающий на третий вход блока 11 управления, принимает значение логической " 1", в противном случае - логического 0". Значение этого сигнала после окончания формирования пачек сигналов Опрос разряда кодаи и "Сдвиг кода" и определяет дальнейшую работу устройства. В случае, если значение этого сигнала равно "0", т.е. если вес проверяемой комбинации оказался неравным заданному, в устройстве далее выполняется запись признака ранее проверенного кода во всех ячейках блока 4 оперативной памяти, адреса которых равны циклическим сдвигам проверяемой комбинации либо ей самой. При этом устройство работает следующим образом. После окончания проверки веса комбинации с выходов блока 3 маскирования неиспользуемых разрядов на адресный вход блока 4 оперативной памяти поступает код, равный коду исходной проверяемой комбинации. В частности, в рассмотренном выше примере этот код будет равен 000011 (хотя код содержимого регистра сдвига будет равен 011 01 Ц,значения старших К- и, разрядов этого кода всегда будет равно О.Далее с пятого выхода блока 11 управления на вход записи блока 410 оперативной памяти поступает первыйимпульс сигнала "Запись признака"(фиг. 4 и), при этом в .ячейку с соответствующим адресом (равным в рассматриваемом случае 000011) записывается логическая "1". Через промежуток времени, достаточный для записи признака, на вход управлениясдвигом регистра 2 сдвига вновь поступит импульс сигнала "Сдвиг кода"(фиг. 40), При этом аналогично вышеописанному будет выполнен циклический сдвиг проверяемого кода и маскирование неиспользуемых разрядовкода, поступающего на адресный входблока 4 оперативной памяти, а послезавершения переходных процессов навход записи этого же блока поступиточередной импульс сигнала "Записьпризнака". В описываемой последовательности блоком 11 управления на пятом и четвертом выходах будут сформированы пачки из и импульсов сигнала "Запись признака" и сигналанСдвиг кода". При этом для рассмотренного.выше конкретного кода проверяемой комбинации признак ранеепроверенного кода будет записан вячейке с адресами 00011, 00110и 00101. Если же проверяемойкомбинацией была комбинация 00001(как это имеет место в первый моментвремени после начала работы устройства) и по окончении проверки весасигнал "Вес кода равен заданному"принимает нулевое значение, то длярассматриваемого частного случаяи = 3 признак ранее проверенного кода будет записан в ячейки блока 4оперативной памяти с адресами О0001, 00010 и 00100. Послезаписи признака в и ячеек блока 4оперативной памяти заканчиваютсядействия, связанные с очередной проверяемой комбинацией, и с первоговыхода блока 11 управления на счетныйвход первого счетчика 1 вновь поступает сигнал "Инкремент кода" (фиг.4 г).При этом в первом счетчике 1 форми.руется следующая кодовая комбинация,и устройство выполняет ее проверку,Проверка очередной кодовой комбинации значительно сокращается во времени, если она является циклическимсдвигом. одной из ранее проверявшихсякомбинаций. Именно такой случай имеет место для рассматриваемого примера, когда вслед за проверкой комбина 15 20 25 30 35 40 45 50 55 ции 0 0010 после формирования сигналов "Инкремент кода" и "Запись врегистр сдвига" (фиг, 4 у) через промежуток времени, достаточный дляпоступления кода очередной комбинации (00010) на адресный вход блока 4 оперативной памяти и выполненияоперации чтения из соответствующейячейки, с выхода этого блока 4 напервый вход блока 11 управления поступит сигнал Признак ранее проверенного кода" (фиг. 5 н) с уровнем логической "1", определяемым значением ранее записанного в эту ячейку признака, В этом случае дальнейшая проверка веса очередной комбинации невыполняется, и устройство переходит.к формированию и проверке следующейкодовой комбинации - с первого выходаблока 11,управления на счетный входпервого счетчика 1 вновь поступаетсигнал "Инкремент кода" (фиг.52).Еслиочередная проверяемая комбинацияоказывается искомым циркулянтом,то работа устройства при ее проверке происходит аналогично описанномувплоть до окончания формированияпервых пачек из и импульсов сигналов(фиг. 6), 0 ). После опроса последнего нулевого разряда кода (т.е.после поступления соответствующегопо счету импульса сигнала "Опрос разряда кода" (фиг. 6 на второй входэлемента И 10) код в счетчике 9,поступающий на первые входы элемента8 сравнения, оказывается равным кодузаданного веса, поступающему с выхода блока 7 на вторые входы этогоже элемента 8 сравнения. Вследствиеэтого с выхода элемента 8 на третийвход блока 11 управления начинаетпоступать сигнал "Вес равен заданному" (фиг. бк), единичное значениекоторого сохраняется в рассматриваемом случае и после окончания формирования первой пачки импульсовсигнала "Сдвиг кода", В этом случаево время формирования второй пачкииз п импульсов сигнала "Опрос разряда кода" одновременно с каждым изних на шестом выходе блока 11 управления, являющимся одновременно иуправляющим выходом 13 устройства,будет сформирован импульс сигнала"Строб кода" (фиг. ба), а импульсысигнала "Запись признака" (фиг. бм)будут формироваться на пятом выходеэтого же блока 11 одновременно свторым и последующими импульсамиэтой же второй пачки импульсов сигнала Опрос разряда кода , Так как первый импульс второй пачки этого 5 сигнала формируется после завершения всех и циклических сдвигов, то в момент его формирования на выходах 12 устройства присутствует код очередной проверяемой комбинации (т.е. об наруженный циркулянт) . Поэтому и запись признака в ячейку с соответствующим циркулянту адресом не будет выполнена. Б течение же остальных и - 1 импульсов сигнала "Запись приз нака" на выходы 12 устройства последовательно поступают и - 1 квазициклических кодов, порожденных вновь найденным циркулянтом, и.для каждого из них в блоке 4 оперативной памяти 20выполняется запись признака ранее проверенного кода, После .окончения формирования вторых пачек из и импульсов сигналов опроса и сдвига устройство переходит к нормированию и проверке следующей кодовой комбинации, и так далее до тех пор, пока не будет проверена комбинация "1,.1111". Таким образом, за время работы устройства на его управляющем выходе 13 появляется С,/и пачек импульсов сигнала "Строб кода", причем первый импульс каждой из пачек соответствует присутствию на выходах 12 нового циркулянта с заданным весом, а остальные и - 1 импульсов формируются одновременно с формированием на выходах 12 квазициклических кодов, порожденных этим циркулянтом. Кроме того, после окончания работы устрбйства из 2 - 1 мпадших по адресу ячеек блока 4 оперативной памяти (кроме ячейки 00000) будут содержать логический "0" только те ячейки, коды адреса которых равны обнаруженным в 5 ходе проверки циркулянтам. Таким образом, обеспечивается формирование и запоминание всех возможных при заданных длине и весе кода циркулянтов, а также автоматическое формирование 50 всех порождаемых ими квазициклических кодовБлок 11 управления во время работы устройства функционирует следующим образом, После включения питания55 счетчики 19 и 20, а также триггеры 22 и 23 находятся в нулевом состоянии. При этом на все входы элемента ИЛИ 33 с соответствующих разрядных выходов счетчика 20 поступают сигналы низкого уровня, вследствие чего на выходе этого элемента 33 также формируется низкий логический уровень сигнала "Счетчик сдвигов не пуст" (фиг, 4 ж). Благодаря этому на вторые входы первого и второго элементов И 24 и 25 с выхода элемента НЕ 18 через третий элемент 36 задержки поступает высокий потенциал. Первый тактовый импульс (фиг, 4 а), поступающий на первый вход первого элемента И 24, вызовет формирование импульса на счетном входе счетчика 19, при этом на вход дешифратора 21 поступит код 001. Благодаря этому в момент прихода первого задержанного тактового импульса с выхода первого элемента 34 задержки через второй элемент И 25 на вход синхронизации дешифратора 21 на первом его выходе, являющемся и первым выходом блока 11 управления, формируется импульс сигЛнала Инкремент кода. С приходом следующего тактового импульса код состояния (содержимое счетчика 19) станет равным 010, благодаря чему одйовременно с вторым импульсом сигнала Задержанные тактовые импульсы" (фиг. 4 о) на втором выходе дешифратора 21, являющемся и вторым выходом блока 11 управления, сформируется импульс сигнала Запись в регистр сдвига"Если после этого на второй вход третьего элемента И 26, являющийся одновременно и первым входом блока 11 управления, поступит высокий уровень сигнала "Признак ранее проверенного кода" (фиг. 5 й),то дальнейшая работа блока происходит следующим образом. После прохождения третьего тактового импульса через первый элемент И 24 на счетный вход счетчика 19 код состояний принимает значение 011, Задержанный тактовый импульс с выхода первого элемента 34 задержки поступает через второй элемент И 25 на вход синхронизации дешифратора 21, благодаря чему на третьем выходе этого же дешифратора 21 возникает импульс. Так как на втором входе третьего элемента И 26 в этот момент времени присутствует высокий уровень сигнала "Признак ранее проверенного кода", то на его выходе также возникает импульс, который, пройдя через первый элемент10 ИЛИ 31 и второй элемент 35 задержки, поступит на вход сброса счетчика 19 и установит его в исходное состояние. Благодаря этому работа блока 11 управления возобновится в дальнейшем, начиная с формирования сигнала "Инкремент кода". В том случае работы устройства, когда после формирования сигнала "Запись в регистр сдвига" на второй вход третьего элемента И 26 не поступает высокий уровень, сигнала "Признак ранее проверенного кода" не будет сформирован и импульс на выходе этого же элемента 26 во время третьего состояния счетчика 15 19 состояний, Поэтому счетчик 19 в момент прихода четвертого тактового импульса перейдет в четвертое состояние 100, и после формирования очередного задержанного тактового импульса на 10 четвертом выходе дешифратора 21 возникает импульс,который, пройдя через второй элемент ИЛИ 32, поступит на вход управления записью счетчика 20 в качестве сигнала "Запись в счетчик сдвигов" .(фиг. 4 е), При этом код заданной длины комбинаций, поступающий на параллельный информационный . вход счетчика 20, будет записан в этот счетчик. При этом ненулевые 30 разряды записанного в счетчик 20 кода поступят с его разрядных выходов ,на соответствующие входы третьего элемента ИЛИ 33 и на выходе последнего возникнет высокий уровень сигнала "Счетчик сдвигов не пуст" (фиг. 4 м). Благодаря этому на втором входе четвертого элемента И 27появится разрешающий, а на вторых входах первого и второго элементов 40 И 24, 25 - запрещающие (низкие) уровни сигнала. В связи с этим в течение следующих периодов тактовых импульсов новые сигналы на входы счетчика 10 и дешифратора 21 посту пать не. будут, В течение этого промежутка времени в моменты появления тактовых импульсов на первом ,.входе четвертого элемента И 27 на выходе этого же элемента, являющем ся одновременно и третьим выходом блока 11 управления, будет сформирована пачка из и импульсов сигнала "Опрос разряда кода". Поскольку квыходу четвертого элемента И 27 55подключен вход четвертого элемента37 задержки, то на выходе последнего, являющемся одновременно и четвертым выходом блока 1 управления, будетсформирована пачка из импульсов сигнала "Сдвиг кода". Поскольку триггеры 22 и 23 в течение этого промежутка времени находятся в исходных состояниях (которым соответствуют низкие уровни сигналов с их выходов),сигналы Строб кода" и Запись признака" с выходов элементов И 28 и 29при этом не будут формироваться, Каждый из импульсов сигнала "Сдвиг кода, поступая с выхода четвертогоэлемента 37 задержки на вход вычигания счетчика 20, уменьшает содержимое последнего на единицу, Через птаких импульсов в счетчике 20 окажется код 00 и сигнал на выходетретьего элемента ИЛИ 33 вновь принимает значение логического "0",Благодаря этому на втором входе четвертого элемента И 27 возникает запрещающий уровень сигнала (что приводит к прекращению формирования пачекимпульсов), и через некоторый промежуток времени на вторых входах первого и второго элементов И 24 и 25возникает разрешающий уровень сигнала. Таким образом, при формированииочередного тактового импульса счетчик 19 перейдет в следующее - пятоесостояние (101).При формировании очередного задержанного тактового импульса на пятомвыходе дешифратора 21 возникает импульс, который, пройдя через второйэлемент ИЛИ 32, вызывает повторноеформирование сигнала 113 апись в.счетчик сдвигов". Кроме того, этот жеимпульс поступает на вход установкитриггера 23 и на вход синхронизациитриггера 22,Дальнейшая работа блока 11 управления определяется уровнем сигнала"Вес равен заданному . поступающегов этот момент времени на вход пятогоэлемента 38 задержки, являющийсяодновременно и третьим входом этогоблока, Если после окончания первойпачки из и импульсов сигнечз "О.;росразряда кода" сигнал "Вес равен заданному имеет уровень логического"0" (фиг. 4 к), то и сигнал на выходетриггера 22 также будет иметь этотже уровень и после прихода на еговход синхронизации импульса с пятого выхода дешифратора 21, В связи сэтим на втором входе шестого элемента И 29 будет иметь место запре 1275413 14щающий, а на втором входе пятого элемента И 28 - разрешающий уровень сигнала. Благодаря этому одновременно с и импульсами второй пачки сигнала Опрос разряда кода , формируе мый аналогично описанному, на выходе пятого элемента И 28, являющемся и пятым выходом блока 11 управления, сформируется п импульсов сигнала "Запись признака". Если же после окон О чания первой пачки из п импульсов сигнала Опрос разряда кода" сигнал "Вес равен заданному" будет иметь уровеньлогической "1" (фиг. 6 К), то с этого момента блок 1.1 управления 15 будет функционировать следующим образом. В момент формирования импульса на пятом выходе дешифратора 21 триггеры 22 и 23 установятся в единичное состояние (соответствующее высоким 20 уровнем сигналов на их выходах). Вследствие этого на выходе элемента И-НЕ 30 будет иметь место уровень логического "0". Поэтому одновременно с первым импульсом второй пачки сиг нала Опрос разряда кода" импульс сигнала "Запись признака" не будет сформирован, Далее первый же импульс второй пачки сигнала Сдвиг кода, поступив на вход обнуления триггера 0 23, установит его в исходное сосстояние (Фиг. 6 и) и на втором входе пятого элемента И 28 появится разрешающий уровень сигнала. Поэтому одновременно со следующими и - 1 импульса 35 ми второй пачки сигнала "Опрос разряда кода" будут сформированы и - 1 импульсов сигнала "Запись признака А благодаря наличию уровня логической1 сигнал на втором .входе шестого 4 б элемента И 29 одновременно с каждым из импульсов второй пачки сигнала Опрос разряда кода" на выходе шестого элемента И 29, являющимся шестым выходом блока 11 управления, будет сформирован и импульс сигнала "Строб кода" (фиг. 6 о). После окончанияформирования вторых пачек импульсов сигналов опроса и сдвига в счетчике 20 сформируется код 00, на 0 вторых входах первого и второго элементов И 24 и 25 появится разрешающий потенциал, счетчик 19 перейдет в шестое состояние 110 и на шестом выходе дешифратора 21 сформи руется импульс, который, пройдя через первый элемент ИЛИ 31 и второй элемент 35 задержки, поступает на входы обнуления счетчика 19 триггера 22, устанавливая их в исходноесостояние. После этого работа блока11 управления возобновляется, начинаяс первого состояния счетчика 19, ипроходит в одном из трех вьшеописанных режимов,Блок 3 маскирования неиспользуемых разрядов работает следующим образом.На входы дешифратора 16, являющиеся управляющими входами блока, поступает код заданной длины и, Приэтом на том из М выходов дешифратора16, номер которого соответствует п,появится уровень логической "1"Вследствие этого на первый вход соответствующего элемента И 15 такжепоступает уровень логической "1". Одновременно этот же сигнал с уровнемлогической "1" поступит и на второйвход того элемента ИЛИ 14, номеркоторого на единицу меньше. При этомсигнал с уровнем логической "1" свыхода этого элемента поступит навторой вход элемента ИЛИ 14 и первыйвход элемента И 15, номер которыхсоответственно на "1" и на "1" меньше, С выхода этого элементаИЛИ 14уровень логической "1" поступит навторой вход предыдущего и так далеевплоть до первого элемента ИЛИ 14.Таким образом, на первых входах техэлементов И 15, вторые входы которыхсоединены с информационными входамиблока 3 с первого по п-й, будет постоянно присутствовать разрешающийуровень потенциала, а на первых входах остальных элементов И 15 будетуровень логического нуля. Вследствиеэтого на выходах блока 3 с первогопо и-й будут передаваться значенияодноименных разрядов информационного входа блока 3, а на неиспользуемыестаршие разряды - логические нули.Именно это и позволяет обеспечитьзапись (и последующее считывание)признаков ранее проверенного кодатолько в те ячейки блока 4 оперативной памяти устройства, адреса которыхпопадают в интервал от 0 до 2 - 1,независимо от содержимого неиспользуемых старших Н - и разрядов регистра 2 сдвига,Таким образом, устройство позволяет автоматически генерировать всевозможные циркулянты, обладающиезаданными параметрами.Формула изобретения1, Устройство для генерированиякодов заданного веса, содержащеепервый и второй счетчики, регистрсдвига и блок управления, о т л и -ч а ю щ е е с я тем, что, с цельюрасширений функциональных возможностей путем автоматизации формирования квазициклическим кодов заданных1 Одлины и веса, в него введены первыйи второй задающие блоки, коммутатор,элемент И, элемент сравнения, блокмаскирования неиспользуемь 1 х разрядов и блок оперативной памяти, выход15которого соединен с первым входомблока управления, первый выход которого подключенк счетному входу первого счетчика, выходы разрядов которого соединены с соответствующимипервыми информационными входами регистра сдвига, вход управления за-писью которого объединен с входомобнуления второго счетчика и подключен к второму выходу блока управле 25ния, вторые входы которого объединены с соответствующими управляющимивходами блока маскйрования неиспользуемых разрядов и коммутатора и подключены к соответствующим выходампервого задающего блока, выходы разрядов регистра сдвига подключены ксоответствующим информационным входам блока маскирования неиспользуемых разрядов и коммутатора, выходкоторого соединен с вторым информационным входом регистра сдвига ипервым входом элемента И, выход которого подключен к счетному входувторого счетчика, а второй вход соединен с третьим выходом блока управления, четвертый выход которого подключен к входу управления сдвигомрегистра сдвига, выходы блока маскирования неиспользуемых разрядов,являющиеся информационными выходами 45устройства, подключены к соответствующим адресным входам блока оперативной памяти, вход записи которогосоединен с пятым выходом блока управления, выходывторых счетчика и задающего блока подключены соответственно к первым и вторым входам элементасравнения, выход которого соединен стретьим входом блока управления,шестой выход которого является управляющим выходом устройства.2. Устройство по п. 1, о т л и -ч а ю щ е е с я тем, что блок маскирования неиспользуемых разрядоввыполнен на Ь - 1 элементах ИЛ 11, Мэлементах И и дешифраторе, входыкоторого являются управляющими входами блока маскирования неиспользуемых разрядов. а выходы, кроме М-го,подключены к входам соответствующих элементов ИЛИ, выход первого изкоторых подключен к первому входупервого элемента И, выход каждого изостальных элементов ИЛИ соединен спервым входом соответствующего элемента И и вторым входом предыдущегоэлемента ИЛИ, И-й выход дешифратараподключен к второму входу (М - 1)-гоэлемента ИЛИ и первому входу И-гоэлемента И, вторые входы и выходывсех элементов И являются соответствующими информационными входами ивыходами блока маскирования неиспользуемых разрядов, йричем И - наибольшая длина генерируемых кодов,3, Устройство по и. 1, о т л и - ч а ю щ е е с я тем, что блок управления выполнен на первом и втором счетчиках, дешифраторе, первом и втором триггерах, элементах И с первого по шестой, первом, втором ч третьем элементах ИЛИ, элементе П 1, элементе И-НЕ, элементах задержки с первого по пятый и генераторе тактовых импульсов, выход которого соединен с первыми входами первого и ,етвертого элементов И и через первый элемент задержки - с первым входам второго элемента И, выход которого подключен к входу синхронизации дешифратора, первый и второй выходы которого являются соответствующими выходами блока управления, третий выход дешифратора соединен с первым входом третьего элемента И, второй вход которого является первым входом блока управления, а выход подключен к первому входу первого элемента ИЛИ, выход которого через второй элемент задержки подключен к входам обнуления первого триггера и первого счетчика, счетный вход которого соединен с выходом первого элемента И, а выходы подключены к информационным входам дешифратора, четвертый выход которого подключен к первому входу второго элемента ИЛИ, пятый выход дешифратора соединен с вторым входом второго элемента ИЛИ, входам синхро- низации первого триггера и входом установки в единицу второго триггера,