Многомерный накопитель для запоминающего устройства

)ОПИСАНИЕ ИЗОБРЕТЕНИЯ;К АВТОРСКОМУ СВИДЕТЕЛЬСТВУ ССР ем ф),фЬ"ОЕ 1 1-фЬ.)4 с(ССР.где ау, а Г 1, - 1) и соответствуюф ч ,юсогласному или встречному подклюЛЬ . чению адресных шин 1-й группы 1-йсодер- . )-й матрицы =2, 3, , й;ментбв2М) 6 - допустимое числоадрес- нескомпенсированных сигналов адресклю- ной селекции, возбуждающих невыбрный запоминающий элемент матрицы,ющимо за-,й" 2 и 1 н Ю ГОСУДАРСТВЕННЫЙ КОМИТЕТ СССРПО ЛАМ ИЗОБРЕТЕНИЙ И ОТКРЫТИЙ(21) 2885384/18-24(71) Горьковский исследовательскийфизико-технический институт приГорьковском государственном университете им. Н.И. Лобачевского(56) 1. Ричадре Р.К. Элементы и схемы цифровых вычислительных машин.М., "Иностранная литература", 1961,с. 406-4222, Авторское свидетельство С9 560257,. кл. 6 11 С 11/24,С 11 С 11/3419.73:(54 ) (57) МНОГОМЕРНЫЙ НАКОПИТЕДЛЯ ЗАПОИИНМУ 4 ЕГО УСТРОЙСТВАжащий матрицу запоминающих элеемкостью п ячеек с М группаминых шин по и шин в группе, подченных согласно к соответствушинам управления (где и - числ йоминающих элементов по одной стороне матрицы ; 1 сп; в - целое число, 2 свй 1/2+1), о т л и ч а ю Щ и и с я тем, что, с целью увеличения емкос-" т и накопителя без увеличения числа-1 шин управления, в него введены М- дополнительные матрицы запоминающих элементов, причем адресные шины одних групп подключены согласно, а других - встррчно ксоответствующим шинам управления, удовлетворяя соот- ношенияИзобретение относится к вычисли-, тельной технике и может быть исполь.Ч зовано в запоминающих устройствах.Известны накопители(1 , в которых за счет увеличения числа измерений (координат выборки) уменьшается число управляющих шин. В них имеются трехмерные и четырехмерные матрицы,в которых либо избирательное отношение для запоминающего элемента равно 2/3, но уменьшено число управляющих шин, либо избирательное отношение равно 1/3, но увеличено число управляющих шин.Известен накопитель 2, в котором имеется М-мерная матрица с Ки 15 входными шинами и селекцией каждогозапоминающего элемента с помощью К-резисторов (и - число запоминающих элементов по одной стороне квад ратной матрицы, Ксп). 20Недостатком этих накопителей является большой объем оборудования в схемах селекции. 10 Наиболее близким к предлагаемому является многомерный накопитель31, состоящий из и однотипных мат-"риц по п запоминающих элементов,каждая матрица содержит 1 ортогональных групп шин по п адресных шин в 30группе. Любой запоминающий элементпрошит или имеет соединение с М адресными шинами различных групп. Шины отнотипных групп матриц 1 иЗ - 1 соединены последовательно , 35(параллельно) с циклическим ихсдвигом на величину г 1 (где 1 М К;пи1) сп, 0- г;, ( п - 1 ),Недостатком известного накопителяявляется то, что при числе адресных 40шин, равном К и, емкость накопителяне превышает йЭЦелъю изобретения является увеличение емкости накопителя без увеличения числа адресных шин, соединяющих накопитель с устройством управ;ления.Поставленная цель достигаетсятем, что в многомерный накопительзапоминающего устройства, содержа"щий матрицу запоминающих элементов 50емкостью п" ячеек с 1 с группами адресных шин по и шин в группе, подключенных согласно к соответствую"щим шинам управления, (где и - числозапоминающих элементов по одной 55стороне матрицы, Кп; а - целое чис-ло, 2-вс 1 с/21 ), введены йдополнительные матрицы запоминающих элементов, причем адресные шины однихгрупп подключены согласно, а других - встречно к соответствующимшинам управления, удовлетворяясоотношенияЕ цр ес г а а ю +1,65 где а 1 а 1 =)1, -1) и соответствуютсогласному или встречному подключению адресных шин 1-й группы 1-й и 1-йматриц ( 1=2, 3, , М; у=1, 2,Й); 0 - допустимое число нескомпенсировавных сигналов адресной селекции, .возбуждающих невыбранный запоминающий элемент матрицы, Н(2"На фиг, 1 представлена структурная схема многомерного накопителя;на фиг. 2 - конфигурация адресныхшин для случая п=5,.в=3,На структурной схеме многомерно"го накопителя Б,1, Б, , Б 1Бц - матрицы накопителя емкостьюию каждая; 1,,К - группыадресных шин матрицы накопителя;1. 3п - адресные шины.Адресные шины групп 1,К матрицы Б 1 соединены с шинами управления согласно или встречно всоответствии со значением коэффициен;тов а Д-й строки таблицы. //э //,содержащей к столбцов н й строк,при 1 с 2 сК и 1 ьй, Каждая строка таб".лицы имеет М 1 "1" и 1 с1". Согласное подключение адресных шин кшинам управления соответствует ац =1,а встречное - а; =-1. На фиг. 1 сог-.ласное или встречное подключениеусловно показано направлением стрелок. В полупроводниковых накопителях (2 с селекцией с помощью ревистаторов согласное или встречное подключение соответствует подключениювыводов резисторов к прямым какинверсным шинам управления.Накопитель запоминающего усг-ройства работает следующим образом.Для селекции заданного запоминающего элемента Ь, например, в матрице Б сигналы возбуждения в 1 с 1 адресных .шинах будут иметь положительную, а в М-Е 1 шинах отрицательнуюполярность. С учетом согласного иливстречного подключения шин матрицыБ 1 к шинам управления согласно -йстрокитаблицы //а, // и полярностисигналов возбуждения на матрицу Бза счет двойной инверсии будут пода-.ны сигналы одной полярности, а возбуждение конкретных шин в группах(в каждой группе возбуждается однашина ) обеспечит. селекцию заданногоэлемента ЬН 1. Во всех невыбранныхячейках выданной матрицы накопителя число нескомпенсированных сигналов совпадает с числом нескомпенсированных сигналов в матрице известного накопителя и может составлять,например, К = 1, 2, , М/2, т.е.матрица с выбранным запоминающимэлементом работает аналогично исход.,ной матрице известного накопителя.Во всех остальных матрицах накопитесИля запоминающие элементы Ь1.,) не будут выбраны, так как про1043740 Номера групп шин 3 Номер матрицы нако- пителя Ч Б 1 -1 1 1 1 1 Бф 1 3изойдет компенсация сигналов от поло;жительно и отрицательно возбужденныхшин, а число нескомпенсированныхсигналов согласно принципу составления таблицы не будет превышатыь .Если допустить, что 0 с Ы 1, 2,5:,с/2, то таблица //а // будет иметьЯ 2 " " строк, а следовательно, на-копитель будет иметь Мдополнительных матриц запоминающих элементов.10отметим, что при а 2 каждая мат-.рица накопителя (фиг, 2) состоит из,пшчастей.Адресные шины отдельных частей:матрицы накопителя могут быть соеди.иены между собой параллельно, после.довательио или параллельно-последовательно.Б качестве примера рассмотримпостроение многомерного накопителядля запоминающего устройства на основе матриц емкостью Р=5 ; имеющихчетыре ортогональные .группы шин(М 4 ), соединенных последовательно,При этом К 2.Исходя из значения 1=4, числострок таблицы //а //, а следова. тельно, и блоков акопителя при допустимой помехе К =с/2=2, можетбыть не более восьми. В представленной таблице строки соответствуют матрицам накопителя Б, , Бф, а столбцы - номерам групп адресных шин-Ч, при этом "1 ф означает согласное (прямое) а "-1 ф - встречное (инверсное) соединение данной группы шин данной матрицы с шинами управления.На фиг. 2 представлены конфигурации групп адресных шин одной матрицы накопителя емкостью пав=51. Для упрощения группы селектирующих шин показаны. раздельно. Римскими ицифрами обозначены группы, а арабскими - шины в группах, точками " запоминающие элементы, например ферритовые сердечники.При согласном подключении к шинам управления адресные шины данной группы матрицы, накопителя подключаются со стороны арабских цифр без штриха, при встречном - со штрихом.Из рассмотренного примера видны технико-экономические .преимущества изобретения. Если в известном накопителе с помощью К и адресных шин при пойехе 4 2 селектировали матрицу накопителя емкостью п, то в предлагаемом с помощью тех же К п адресных шин селектируется накопитель в .й 8 раз большей емкости.ИПИпоМ Тираж 594осударственного комелам изобретений иква, Ж, Раушска Подписнитета СССРоткрытийнаб д. 4/5