Вычислительное устройство

Изобретение относится к автоматике и вычислительной технике и можетбыть использонано для реализациифункциональных зависимостей видаЕ у(х , х, , х,), где х,; х 2,, х; у и Е - величины, представленные в аналоговой форме.Известно вычислительное устройство, содержащее наборное поле,ключевые схемы, умножающий цифроаналоговый преобразователь, реверсивный счетчик, сумматор, делительчастоты, блок дифференцирования иоперационный, усилитель, одни входыключевых схем соединены:с выходамиделителя частоты, другие входы ключевых схем - с соответствующими выходными шинами наборного поля, выходы ключевых схем через соединенныепоследовательно блок дифференцирования и сумматор подключены к реверсивному, счетчику, выходы которого связаны с входами умножаЮщего цифроаналогового преобразователя, подключенного выходом к входу операционного усилителя 1 .к недостаткам устройства относятся невысокое быстродействие, ограниченные Функциональные возможностии использование только одного видааргумента - времени.Наиболее близким к предлагаемому,З 0является вычислительное устройство,содержащее генератор импульсов, подключенныйвыходомк первому входуэлемента И и счетному входу первогосчетчика, соединенного выходом старщего разряда со счетным входом второго счетчика, выходы разрядов которого через первый дешифратор подключены к первойгруппе адресных входовблока памяти, соединенного энаковым выходом с входом триггера знака, а цифровыми выходами - с первой группой входов преобразователякод-частота, подключенного второйгруппой входов к выходам разрядов.первого счетчика, а выходом - к вто 45рому входу элемента И, соединенноговыходом со счетным входом реверсивного счетчика, подключенного входомуправления реверсом к выходу триггера знака, а выходамиразрядовк информационным входам первого ре-гистра, соединенного выходами разрядов с цифровыми входами цифроаналогового множительного блока,.ауправляющим входом - с выходом блока сравнения кодов, первая группавходов которого подключена к выходам разрядов первого и второго счетчиков, причем цифро-аналоговый мно- .жительный блок соединен аналоговым 60входом с шиной ввода аналоговогосигнала, а выходом - с входом выход-ного операционного Усилителя, а вторая группа блока сравнения кодов.подключена к выходам разрядов ана . лого-цифрового преобразователя, со- ,единенного входом с шиной ввода ар-,гумента (2 3 и 3 1Недостаток известного вычислительного устройства - невозможность реализации функциональных зависимостей при воспроизведении Функций нескольких аргументов,Цель изобретения - расширениефункциональных возможностей вычислительного устройства путем воспроизведения функций нескольких аргументов,Поставленная цель достигаетсятем, что в вычислительное устройство,содержащее генератор импульсов, подключенный выходом к счетному входупервого счетчика, разрядные выходыкоторого подключены к первой группевходов блока сравнения кодов, втораягруппа входов которого подключенак цифровым выходам .налого-цифрового преобразователя, второй счетчик,разрядные выходы которого подключены к информационным входам дешифратора, блок памяти, выходной регистр,подключенный разрядными выходамик циФровым входам цифро-аналоговогомножительного блока, аналогоэый входкоторого соединен с шиной ввода аналогового сигнала, а выход соединенс входом выходного операционногоусилвтеля, выход которого являетсявыходом вычислительного устройства,дополнительно введены накапливающийсумматор, элемент исключающее ИЛИ,первый и второйблоки задержки, (п)адресных регистров, и-канальный муль"типлексор, каждый -ый (14 и),где и - количество аргументов воспроизводимой функции, вход которогоявляется 1-ым входом преобразователя, а выход подключен к входу аналого-цифрового преобразователя, выходблока сравнения кодов подключен квходу первого блока задержки и ксчетному входу второго счетчика, разрядные выходы которого подключенык управляющим входам л-канальногомультиплексора, выход старшего разряда второго счетчика подключен квходам обнуления (и) ацресных регистров, входу второго блока задержки и управляня 4 ему входу выходногорегистра, цифровые входы которого соединены с разрядными выходами накапливающего сумматора, обнуляющий вход,которого соединен с выходом второгоблока задержки, каждый 1-ый выходешифратора соединен с управляющимходом соответствующегб адресногорегистра, информационные входы которого соединены с разрядными выходами первого счетчика, обнулявщийвход которого соединен с выходомпервого блока задержки, разрядныевыходы первого счетчика адресныхрегистров подключены к соответствующим адресным входам блока памяти,цифровые выходы которого через эле-,мент исключающее ИЛИ подключены к.,цифровым входам накапливающего сум-.матора, тактовый выход генератора:.импульсов соединен с тактовым вхо-. 5дом накапливающего сумматора, знаковый выход блока памяти соединен сзнаковыми входами элемента исключающее ИЛИ.и накапливающего сумматора.На чертеже изображена блок-схема 10предлагаемого вычислительного устройства.Устройство содержит генератор 1 .импульсов, первый и второй счетчикй2 и 3., блок 4 сравнения кодов, аналого-цифровой. преобразователь 5,и-канальный мультиплексор б, дешифратор 7 (и) адресных регистров.8,блок 9 памяти, элемент исключающееИЛИ 10, накапливающий сумматор 11,евыходной регистр 12, цифро-аналого,20вый множительный блок 13, выходнойоперационный усилитель 14, первыйи второй блоки 15 и 16 задержки.Устройство работает следующимобразом.25Требуемые значения функции Р(х,;х 23 .., х ", , х ) реализуютсяв устройстве по методу кусочно-линейной аппроксимации с равномерный. расположением узлов интерполяции по З 0оси аргумента х;, (1 1 и), где иколичество аргументов воспроизводимой функции. Обозначим число интер-:валов интерполяции по оси аргумен+та х;, через ш , координаты узлов 35интерполяции по оси х;, через хгде ) - номер интервала интерполя-, ции= О, 1, 2, , ш;), узловыезначения функций и-переменных обозначим через Г(х., х 2,х;ь 40х ), при этоь в 8 лок 9 паДяти за. носят информацию в двоичном коде означении и знаке элементарного приращения Функции дГ; = й(х,+1)1(х;) на данном интервале интерполя-,ции х +1) - х451 1). Дискретность элементарного приращения по оси аргумента х д х л= х;(5+1)- х; определяется разрядностью адресного счетчика 2.В начальный момент времени всесчетчики, регистры и накапливающий-:сумматор обнулены. Отсчет временив устройстве осуществляется. адрес- .ным счетчиком 2, который пересчиты-"вает прямоугольные импульсы с выхо" 55да генератора 1 импульсов.Аргумент х, .воспроизводимой функции в аналоговой форме с первоговхода устройства через открытый первый канал в-канального мультиплексо.- бора б поступает на вход аналого-циф-. .рового преобразователя 5, с выходакоторого в. цифровой форме поступаетна вторую группу входов блока 4 срав-нения кодов, на первую группу входов 5 которого поступает сигнал с разряР- ных выходов адресного счетчика 2, состояние выходов которого определяет порядковый номер интервала интерполяции функции по оси аргумента х т,е. х,(,1+1) - х. Сигнал с разрядных выходов адресного счетчика 2 поступает на адресные входы блока 9 памяти и обеспечивает выбор из блока 9 памяти значение элементар 1 ного приращения. Фукнции дГ=(х; +1) - Г(х) и его знака, двоичйый код которого с выходов блока 9 памяти через схему ИСКЛЮЧАЮЩЕЕ ИЛИ 10 подается в накапливающий сумматор 11. По.мере поступления прямоугольных импульсов с выхода генератора 1 импульсов в накапливающем сумматоре 11 происходит непрерывное суммирование или вычитание значений элементарного приращения функции д Г, обеспечивая тем самым получение заданной крутизны каждого участ 11ка аппроксимации воспроизводимой функции, т.е. каждого интервала интерполяции х(3+1) - Ъ", знак приращения учитывается путем подачи на схему ИСКЛЮЧАЮЩЕЕ ИЛИ 10 и в накапливающий сумматор 11 соответствующего сигнала с знакового выхода блока 9 памяти.В момент времени, когда код с выходов адресного счетчика 2 окажется равным коду с выходов аналогоцифрового преобразователя 5, сигнал с выхода блока 4 сравнения кодов поступает на счетный: вход счетчика по модулю и 3, изменяя его состояние, код с разрядных выходов которого через дешифратор 7 обеспечивает запись кода с выходов адресного счетчика 2 в адресный регистр х 8 и поступая на управляющие входы а-канального мультиплексора б закрывает первый и открывает его второй канал, через второй канал и-канального мультипрексора б аргумент х 2 воспроизводимой функции с второго входа устройства поступает на вход аналого-цифрового преобразователя 5. Одновременно сигнал с выхода блока сравнения кодов 4 поступает через первую схему 15 задержки на вход обнуления адресного счетчика 2. Выходной код адресного регистра х 8 в дальнейшем сохраняется неизменным и будет определять значение функции, пересчитанное по оси х и сформированное в накапливающем сумматоре 11 в момент сравнения его с аргументом х,Далее происходит пересчет функции по оси аргумента х с учетом значе-ния, которое она примет после пересчета по оси х. В момент времени, когда код с выходов адресного счетчика 2 окажется равным коду с выходов аналого-цифрового преобразователя 5 для аргумента х 2 сигнал с1040493 30 выхода блока сравнения кодов изменит состояние счетчика по модулю и 3, код с разрядных ыходов которого через дешифратор 7 обеспечивает запись кода с выходов адресного счет-чика 2 в адресный регистр х 28 и, поступая на управляющие входй и-канального мультиплексора закрывает второй и открывает его третий канал, аргумент х 3 воспроизводимой функции поступает на вход аналого-цифрового 10 преобразователя 5, одновременно сигнал с выхода блока 4 .сравнения кодов поступает через первую схему 15 задержки на вход обнуления адресного счетчика 2. Выходные коды ад" 15 ресных регистров хи х 8, в.дальнейшем сохраняются нейзменйыми и будут определять значение функции, пересчитанное по осям хи х 2 и сформированное в накапливающем сумматоре 11 в момент сравнения его с аргументом х 2. Далее происходит пересчет функцйи по оси аргумента хс учетом значения, которое,она примет после пересчета по осям х и х 2.В дальнейшем процесс выбора из блока 9 памяти и пересчета следующих участков функции по остальным осям аргументов повторяется, при этом состояние выходов счетчика по модулю п 3 определяет порядковый номер аргумента х, После переполнения счетчика по модулю пЗ сигнал с выхода его старшего разряда поступает на управляющий вход выходного регистра 12, при этом в выход ной регистр 12 запишется сформированное в накапливающем сумматоре 11 текущее значение функции после пересчета по всем осям аргументов х ; х, , х, одновреяенно этот сигнал поступает на входы обнуления (п) адресных регистров х; хх и -через вторую схему 16 задержки на вход обнуления накапливающего сумматора 11.В дальнейшем аналогичный процесс пересчета по всем осям аргументовх 2, , хи формирование нового текущего значения функции для новых значений аргументов для следующего момента времени повторяется.Код текущего значения функции (х 1, х., х х ) поступает на цифровые входы цифро-аналогово- , го множительного блока 13, на аналоговый вход которого поступает сигнал в аналоговой форме, В результате этого на выходе операционного усилителя 14, вход которого подключен к выходу цифро-аналогового множительного блока 13, а выход является выходом устройства, будет получено произведение Е = у Г (х, х 2 фф х)Преимуществомпредлагаемого.вычис-, лительного устройства по сравнению с известным.является расширение его функциональных воэможностей эа счет воспроизведения функции п-переменных. с равномерным расположением узлов интерполяции, заданной явно сколь угодно сложным аналитическим выражением, что создает предпосылки для широкого использования таких устройств в составе гибридных вычислительных систем и специализированных устройств автоматики. НИИПИ Заказ 6930/53ираж 706 Подписное ФилиалППП "Патент",г.ужгород, ул. Проектн