Устройство для воспроизведения запаздывающих функций

(51)4 С 06 С 7 СА ИЗОБРЕТЕНИ КА ОРСНОМУ С ТЕЛ ЬСТВ(56) Смолов В.Б.лительные машины,1972, с. 372, рисАвторское свидР 1107293 кл. Н памяти, подключенного входом разрешения записи к выходу формирователяимпульсов, причем второй вход блокасравнения кодов соединен с шиной задания кода времени запаздывания уст"ройства, о т л и ч а ю щ е е с ятем, что, с целью упрощения устройства путем уменьшения информационнойемкости блока, оперативной памяти,устройство содержит демультиплексор,элемент НЕ и третий счетчик, под"ключенный выходом к входу выходногоцифроаналогового преобразователя,установочным входом - к выходу параллельного кода результата преобразования следящего аналого-цифровогопреобразователя, входом управленияустановкой кода - к выходу первоготриггера, а суммирующим и вычитающимвходами - к первому и второму выходам демультиплексора соответственно,соединенного информационным входомс выходом элемента И, а управляющимвходом - с выходом блока оперативнойпамяти, подключенного информационнымвходом к выходу знака единичногоприращения следящего аналого-цифрового преобразователя, причем выход генератора тактовых импульсов соединенс входом формирователя импульсов,сннхронизирующим входом первого триггера, счетным входом первого счетчика, управлякщим входом мультиплексора и входом элемента НЕ, выход которого подключен к второму,.входу зле"мента И, а выход блока сравнениякодов соединен с вторым установочнымвходом второго триггера."Высш УШ. ельство К 13/02 СССР 1982. ГОСУДАРСТВЕННЫЙ КОМИТЕТ СССРПО ДЕЛАМ ИЗОБРЕТЕНИЙ И ОТКРЫТИЙ(54)(57) УстРойство лля воспРоизве- ДЕНИЯ ЗАПАЗДЫВАКМЦИХ ФУНКЦИЙ, содержащее следящий аналого-цифровой пре.обраэователь, информационный вход которого является входом устройства, а синхронизирующий вход подключен к выходу генератора тактовых импульсов, выходной цифроаналоговый преобразователь и первый триггер, соединенный первым и вторым установочными входами с первой и второй шинами задания режимов работы устройства соответственно, а выходом - с входами обнуления первого и второго счетчиков и первым.установочным входом второго триггера, подключенного выходом к первому входу элемента И, соединенного выходом со счетным входом второго счетчика, подключенного кодовым выходом к пер" вому информационному входу мультиплексора, соединенного вторым информационным входом с кодовым выходом первого счетчика и с первым входом блока сравнения кодов, а выходом - с адресным входом блока оперативной ффффф Й,Я Рд Ц,."" ц ЙИБДЯ 0 пъдИзобретение относится к автоматике и вычислительной технике и может найти применение, в частности, в. гибридных вычислительных устройствах и системах при воспроизведении Функ ций с регулируемым временем запаздыв ания.Цель изобретения - упрощение устройства путем уменьшения информационной емкости блока оперативной памяти.На чертеже изображена блок-схема устройства для воспроизведения запаздывающих функций.Устройство содержит следящий аналого-цифровой преобразователь 1 (счетного типа), первый 2 и второй 3 триггеры, Формирователь 4 импульсов, блок 5 оперативной памяти, мультиплексор 6, элемент И 7, генератор 8, 20 тактовых импульсов, блок 9 сравнения кодов, выходной цифроаналоговый преобразователь 10, вход 11 устройства, первую 12 и вторую 13 шины задания режимов работы, шину 14 задания кода 2 времени запаздывания, первый 15 и второй 16 счетчики, демультиплек - сор 17, элемент НЕ 18 и третий счетчик 19.Формирователь 4 импульсов выполнен 30 на элементе задержки и элементе И, выход которого соединен с выходом формирователя, первый вход подключен к выходу элемента задержки, а второй вход - к входу формирователя и входу З 5 элемента задержки. Демультидлексор 17 содержит элемент НЕ и два элемента И, подключенные первыми входами к информационному входу демультиплексора, а выходами - соответственно 40 к первому и второму выходам демультиплексора, а второй вход первого элемента И соединен через элемент НЕ с управляющим входом демультиплексора и вторым входом второго элемента И. устройство функционирует в двухрежимах: "Подготовка" (триггер 2 обнулен импульсом."Стоп" с шины 13 50 устройства) и "Воспрбизведение"(триггер 2 установлен в единичное состояние. импульсом "Старт" с шины 12 ,устройства) . Кроме того, переключение триггера 2 в соответствующее состоя- у ние происходит по срезу выходного импульса генератора 8, поступающего на синхронизирующий вход триггера 2,В режиме Подготовка нулевой сиг, нал с выхода триггера 2 обнуления поступает в триггер 3 и счетчики 15 и 16, а также на вход управления установкой кода счетчика 19, разрешая з а.пись выходно го пар алле льн о го кода результата преобразования анало го-цифрового преобразователя 1 в счетчик 19. Выходной код счетчика 19 с помощью преобразователя 10 преобразуется в аналоговый сигнал, поступающий на выход устройства. При этом сигнал на выходе устройства с точностью до единицы младщего разряда преобразователей 1 и 10 равен аналоговому сигналу, поступающему на вход 11 устройства.В режиме "Воспроизведение" сигнал . с шины 12 устанавливает триггер 2 в единичное состояние, Единичный сигнал с выхода триггера 2 запрещает режим записи кода аналого-цифрового преобразователя 1 в счетчик 19. Таким образом, последний код из последовательности параллельных кодов, записанных в счетчик 19, является кодом начального условия, который с выхода счетчика 19 поступает на вход преобразователя 10, формирующего напряжение начального условия.По фронту каждого выходного импуль " са генератора 8 происходит формирование сигнала знака приращения на соответствующем выходе аналого-цифрово. го преобразователя 1 (в случае положительного приращения формирователя - единичный сигнал, а в случае отрицательного приращения - нулевой сигнал). Счетчик 15 по Фронту импуль. са генератора 8 устанавливает очеред ной адрес ячейки записи, который поступает на адресный вход блока 6 оперативной памяти через мультиплек - сор 6. При поступлении задержанного единичного сигнала с выхода Формирователя 4 происходит цикл записи в ячейку блока 5 оперативной памяти. Указанный цикл записи повторяется периодически с приходом последуницих тактовых импульсов.Считывание информации из блока 5 происходит также последовательно, начиная с первой ячейки памяти, но с за держкой на число тактов, определяемое цифровым кодом, поступающим на шину 14 устройства, При равенстве кодов на входах блока 9 сравнения на его выходе формируется импульс сравнения,Редак ксикииинец Заказ 4616/4 ВНТираж 710 Подписно1 осударственного комитета СССР по делам изобретений и открытий сква,Ж, Раушская наб д. 41 1303 Патент филиа.Ужгород, ул.Проектная,3 1168973 4 по срезу которого триггер 3 устанав-ности прохождения выходного импульливается в единичное состояние. Вы- са элемента И 7 на вычитающнй вход ходной сигнал триггера 3 отпирает счетчика 19, соответственно единичэлемент И 7, разрешая прохождение ный выходной сигнал блока 5 раэрепроинвертированных тактовых импульсовшает оступление импульса на суммина счетный вход счетчика 16. При рующий вход счетчика 19. одновременном поступлении кода счет- Таким образом, с задержкой на сочика 16 на адресный вход блока 5 ответствующее число тактов на выходе памяти и нулевого сигнала с выхода счетчика 19 начинает воспроизводится формирователя 4 на вход разрешения 1 О последовательность кодов результатов записи блока 5 (нулевой сигнал соот- . аналого-цифрового преобразования ветствует режиму чтения) происходит входного сигнала устройства: цикл считывания. Считанные данныес выхода блока 5 поступают на управ- "ч, Р 1 ф;с ляющий вход демультиплексора 17, 15 где ИЧ - код начального условия; в котором происходит формирование Р - приращение Функции Р е -1,Ф импульса приращения. Нулевой сигнал +1; с выхода блока 5 соответствует раз- - момент времени.