Устройство для геометрических преобразований изображений объектов

103 3 СОВЕТСКИХЛИСТИЧЕСНИПУБЛИК П 9) П 1 СОЦИА К 9/36 ИСАНИЕ ИЗОБРЕТЕНИ ТЕЛЬСТ ТОР СКО тельпа- подресое- памя тору щ ениясоРедером р(56) 1. Пате кл. 340-146,2, Патент кл, 340-146. тип). ГОСУДАРСТВЕННЫЙ КОМИТЕТ СССРПО ДЕЛАМ ИЗОБРЕТЕНИЙ И ОТКРЫТИЙ(71) Ордена Октябрьской Революции всесоюзный государственный проектноиэыскательский и научно-исследовательский институт фЭнергосетьпроект" (53) 681. 327.12 (088.8)нт США 9 3967243, 3, опублик. 1976.СШ Р 40217773, опублик. 1977.(прото(54) (57)1 УСТРОЙСТВО ДЛЯ ГЕОМЕ ЧЕСКИХ ПРЕОБРАЗОВАНИЙ ИЗОБРАЖЕН ОБЬЕКТОВ, содержащее распредели импУльсов, соединенный с блоком мяти, с арифметическим блоком, ключенным к блоку памяти, и с гистром, другие входы которого динены с шифратором и,с блоком ти, а выход подключен к дешифра и к блоку памяти, о т л и ч а в е с я тем, что, с целью повьаае быстродействия устройства, оно держит матрицулогических узлов входы которых соединены с распр лителем импульсов и с дешифрато а выходы подключены к шифратору1030816 2. Устройство по п. 1, о т л и ч а ю щ е е с я тем, что, каждый логический узел матрицы содержит группу элементов И, входы которых являются первой группой входов логического узла, а выходы соединены с входом первого элемента ИЛИ, и последовательно подключенные первый элемент И, входы которого являются второй группой входов логического узла, триггер, один выход которого является первым выходом логического узла, второй элемент И, второй вход которого соединен с выходом первого Изобретение относится к автоматике и вычислительной технике, в частности к устройствам для преобразования изображений объектов.Известноустройство для преобразования изсбражений объектов, содержащее блок считывания, соединенный с блоком памяти, подключенным к вычислительному блоку, логический блок, блок управления и элементыи ИЛИ 1).Однако такое устройство имеет недостаточно высокую точность.Наиболее близким к изобретению является устройство для преобразования изображений объектов, содержащее распределитель импульсов, соединенный с блоком памяти, арифметическим блоком и с регистром, шифратор,соединенный с регистром, дешиф" ратор, логический блок, подключенный к распределителю импульсов 2)Недостаток известного устройства недостаточно высокое быстродействие.Цель изобретения - повышение быстродействия устройства.Поставленная цель достигается тем, что в устройство, содержащее распределитель импульсов, соединенный с блоком памяти, с арифметическим блоком, подключенным к блоку памяти, и с регистром, другие входы которого соединены с шифратором и с блоком памяти, а выход подключен к дешифратору и блоку памяти, введена матрица логических узлов, входы которых соединены с распределителем импульсов и дешифратором, а выходы подключены к шифратору, Причем каждый логический узел содержит группу элементов И, входы которых являются первой группой входов логического узла, а выходы соединены с входом первого элемента ИЛИ, и последовательно подключенные первый элемент И, входы которого являются второй группой элемента ИЛИ, третий вход является первым входом логического узла, авыход является вторым выходом логического узла, элемент НЕ, третийэлемент И, другой вход которого является первым входом логическогоузла, и второй элемент ИЛИ, другойвход которого соединен с выходом четвертого элемента И, входы которого являются третьей группой входовлогического узла, а выходвторого элемента ИЛИ является третьим выходом логического узла. входов логического узла, триггер,один выход которого яцляется первым входом логического узла, второйэлемент И, второй вход которого сое 5 динен с выходом первого элемента ИЛИ, третий вход является первымвходом логического узла, а выход является вторым выходом логического узла; элемент НЕ, третий элемент И,10 другой вход которого является первым входом логического узла, и второйэлемент ИЛИ, другой вход которогосоединен с выходом четвертого элемента И, входы которого являются треть 15 ей группой входов. логического узла,а выход второго элемента ИЛИ является третьим выходом логического узла.На фиг. 1 представлена блок-схемаустройства; на фиг, 2 и 3 - конструктивное выполнение блока восстановления непрерывности геометрическихфигур.Устройство содержит арифметическийблок 1, блок 2 памяти, регистр 3,шифратор 4, дешифратор 5, блок бвосстановления непрерывности геометрических фигур и распределитель 7импульсов.При этом блок б содержит матрицулогических узлов 8 и 9фиг, 2),30 включающих триггер 10, первый 11,:второй 12, третий 13 и четвертый 14элементы Й, группу 15 элементов И,первый 16 и второй 17 элементы ИЛИи элемент НЕ 18,Устройство работает следующимобразом.В блоке 2 хранится множество кодов точек фигуры, а все триггеры 10блока б находятся в состоянии "0",40 В режиме записи код каждой точкипередается из блока 2 в регистр 3,Дешифратор 5, нагруженный на этотрегистр, вырабатывает на одном изсвоих выходов сигнал, который посту 45 пает в блок б, где попадает на соответствующий вход логического узла 8. Одновременно на другой вход всех ло-. гических узлов поступает сигнал от распределителя очпульсов 7. В данном логическом узле 8 оба указанных сигнала вызывают срабатывание элемента И 11, который устанавливает в "1" триггер 10. Таким образом, в режиме записи множество триггеров 10, соответствующих точкам фигуры, устанавливается в "1"ОВ режиме восстановления непрерывности фигуры логические узлы связываются последовательной цепью опроса,В том случае, если триггер 10 находится в состоянии "0 ф, логичес кий узел 8 анализирует состояние триггеров 10 соседних логических узлов 9, При определенном состоянии этих триггеров на выходе элемента ИЛИ 16 возникает сигнал, который проходит через элемент .И 12 на соответствующий выход логического узла 8, откуда попадает на один из входов шифратора 4. Код,появляющийся на выходе шифра- тора 4, записывается в регистр 3, откуда пересылается.в блок памяти 2.Одновременно с этим на одном из выходов дешифратора 5, нагруженного на регистр 3, также возникает сигнал, который попадает на один из входов того логического узла 8, которыйвыработал сигнал на своем выходе.Одновременно на другой его вход поступает сигнал. от распределителя импульсов 7, в связи с чем на выходеэлемента И 14 .возникает сигнал, проходящий через элемент ИЛИ 17 на выход логического узла 8. Таким образом, сигнал опроса проходит с входаданного логического узла 8 черезэлемент И 12, шифратор 4, регистр 3,дешифратор 5, элемент И 14 и элемент ИЛИ 17 на выход того же логического узла 8. В томслучае, если триггер 10 , находится в состоянии "1" или отсутствует сигнал на выходе элемента ИЛИ 16, сигнал опроса проходит от его входа через элемент И 13 и элемент ИЛИ 17. Таким образом, сигнал опроса проходит через все логические узлы, попутно передавая в блок памяти 2 коды тех точек фигурыкоторые соответствуют логическим узлам, где вырабатывается сы.нал на выходе элемента ИЛИ 16,Введение нового блока и новых кон,структивныхсвязей позволяет существенно повысить быстродействие устройства.1030816 Составитель Т. Ничипорович,дактор Н, Джуган Техред А.Бабинец Корректор д,ПовхЮ каз 5215/50 4/5 ППП "Патентф, г, ужгород, ул.Проектная,Тираж 706ВНИИПИ, Пэсударспо делам изоб3035, Москва, Жвенног етений 5, Рауш Подписнкомитета ССи открытий