Устройство для контроля логических узлов

ОПИСАНИЕИЗОБРЕТЕНИЯК АВТОРСКОМУ СВИДЕТЕЛЬСТВУ Союз Советских Соцнаиистнческих Рвсттубник(22) Заявлено 21,0180 (2) 2872022/18-24с присоединением заявки Йо(5)М К 3 С 06 Г 11/16 Государственный комитет СССР ио дедам изобретениИ и открытий(54) УСТРОЙСТВО ДЛЯ КОНТРОЛЯ ЛОГИЧЕСКИХ УЗЛОВ Изобретение относится к автоматике и вычислительной технике и может быть использовано для контроля исправности логических блоков и цифровых интегральных схем.Известны устройства для контроля логических блоков ЦВМ, принцип действия которых основан на сравнении сигналов проверяемого и эталонного блоков 13 и 23Недостатком этих устройств является то, что для каждого типа. блоков необходимо иметь карты включения коммутационных шнуров, в соогветствни с которыми необходимо осуществлять соединения проверяемого и эталонного блоков.Наиболее близким к предлагаемому является устройство, в котором для перехода на контроль другого типа логических блоков достаточно лишь заменить эталонный блок и нет необходимости производить какие-либо дополнительные коммутации.Это устройство содержит генератор импульсов, счетчик эталонный блок схем сравнения, элементы памяти, индикаторы,блок обнаружения входов и блок управления. Выход генератора импульсов соединен со входом счетчика, первые входы блоков обнаружения входов соединены с первым выходом блока управления, первые и вторые выходы блоков обнаружения входов - со входами и выходами контролируемого и эталонного блоков, атакже с соответствуюшими входамисхем сравнения, выходы которых соединены соответственно с первыми входами элементов памяти, вторые входыкоторых соединены с первым выходомблока управления, а выходы - с индикаторами.Известное устройство работает по 15 принципу сравнения выходных и входных сигналов двух блоков - контролируемого и эталонного. На входы обоихблоков подаются всевозможные двоичные комбинации и производится срав нение состояний на всех выводахобоих блоков. При обнаружении дефекта в контролируемом блоке загораетсяодин или несколько индикаторов. Блокобнаружения входов позволяет различать вход блока от выхода ГЗ .Недостаток известного устройства - при проверке блоков с открытымколлекторным выходомпри закрытом выходом транзисторе блок обнаружения 30 входов будет ошибочно классифициро 868764868764 О ОИ ОБ Составитель Н.Торопованская Техред С,Мигунова Корректор У.Пономаренк акт одписноР митета ткрыти Филиал ППП фПатент", г. Ужгород, ул. Проектн Заказ 8330/71 ВНИИПИ Гос по делам 113035, Москва510 15 20 25 ЗО 40 45 50 55 60 65 35 вать выход блока как его вход. Это происходит вследствие того, что на выходе блока обнаружения входон (выход с элемента 13 И-НЕ) всегда присутствует потенциал, присущий входу ТТЛ-логики, поступающий с первого входа элемента 14 И-НЕ блока обнаружения входов (3, фиг.2), а ,так как закрытый транзистор открытого коллекторного выхода эталонного блока не вносит изменения уровня на выходе блока обнаружения входон, то происходит ошибка в распознавании входов. Таким образом, известное устройство не обеспечивает достоверного результата при распознавании входов и выходов.Кроме того, известное устройство не позволяет осуществлять локализацию неисправности в блоках (т,е. не проверяет интегральные микросхемы, установленные на печатных платах) На входах интегральной схемы, установленной на печатной плате, присутствуют логические уровни, поступающие с выходов других микросхем, поэтому при использовании известного устройства на входах проверяемой микросхемы будет наблюдаться наложение сигналов (искусственное ИЛИ) ранее присутствующих и поступающих от счетчика 2 известного устройства. Поэтому сигналы на входах контролируемой микросхемы будут отличаться от сигналов на нходах эталонной микросхемы, что приведет к ошибочной браковке исправной интегральной схемы.Цель изобретения - расширение области применения.Поставленная цель достигается тем, что в устройство для контроля логических узлов, содержащее генератор импульсов, счетчик, блок хранения эталонов, элементы сравнения, блоки памяти, индикаторы, блоки фиксации входов и блок управления, причем выход генератора импульсов соединен со входом счетчика, первые входы блоков фиксации входов соединены с первым выходом блока управления, первые и вторые выходы блоков фиксации входов соединены соответственно с выводами контролируемого узла и блока хранения эталонов, а также с соответствующими входами элементов сравнения, выходы которых соединены соответственно с первыми входами блоков памяти, вторые входы которых соединены с первым выходом блока управления, а выходы - с индикаторами, введены элементы И и ключи, при этом первые входы элементов И соединены соответственно с группой выходов счетчика, вторые входы элементов И соединены соответственно со вторым выходом блока управлений, с первыми входами ключей, а выходы элементов И соединены со вторыми входами блоков фиксации входов, третьивходы которых соединены с третьимвыходом блока управления, вторыевходы ключей соединены с первыми выходами блоков фиксации входов, третьивходы ключей соединены с третьимивыходами блоков фиксации входов, авыходы - со вторыми входами элементов сравнения.На фиг. 1 представлено предлагаемое устройство, структурная схема;на фиг. 2 - блок фиксации входов;на фиг. 3 - блок управления; нафиг. 4 - ключ; на фиг, 5 - временныедиаграммы, поясняющие работу блокафиксации входов, когда на выводеблока хранения эталонов присутствует "нулевой" логический уровень; нафиг. б - то же, когда на выводе блока хранения эталонов присутствует"единичный" логический уровень; нафиг, 7 - то же, когда на выводеблока хранения эталонов присутствуетоткрытый коллекторный выход при закрытом выходном транзисторе; нафиг. 8 - то же, когда выводом блокахранения эталонов является вход блока.Устройство содержит генератор 1импульсов, счетчик 2, контролируемыйблок 3, блок 4 хранения эталонов,элемент 5 сравнения, блок б памяти;индикатор 7, блок 8 фиксации входов,блок 9 управления, выключатель 10,формирователь 11 запуска, выключатель 12, элемент 13 И, ключ 14, эмиттерный повторитель 15, транзистор16, резисторы 17-19, элементы 2022 НК; триггеры 23 и 24, элементы25 и 26 И-НЕ, селектор 27, генератор28,импульсов, элемент 29 И, счетчик30, дешифратор 31, элемент 32 ИЛИ-НЕ,резистор 33 и транзистор 34,Устройство работаетпо принципусравнения входных и выходных сигналов двух идентичных блоков - контролируемого блока 3 и блока 4 хранения эталонов (фиг,1). На входыэтих блоков подаются одинаковые тестовые сигналы и производится сравнение состояний на всех выводах обоих блоков,Устройство предназначено такжедля контроля интегральных схем,установленных на печатные платы логических блоков, при этом входнымисигналами эталонной интегральнойсхемы являются сигналы, снимаемыесо входов проверяемой интегральнойсхемы,Выключатель 12 устанавливаетсяв одно иэ двух положений: первоесоответствует контролю блоков, второе - контролю микросхем,В первом режиме открываются элементы 13 И и закрываются ключи 14,что обеспечивает передачу тестовыхсигналов от счетчика 2 к входампроверяемого блока и блока хранения эталонов. Во втором режиме элементы 13 И закрываются, но открываются ключи 14, что обеспечиваетпередачу сигналов со входом контролируемого блока 3 на входы блока 4хранения эталонов.Первоначально все элементы памятиблоков б и 8 устанавливаются в "нулевое" состояние, соответствующееотсутствию свечения в индикаторах 7,закрытию ключей 14 и запрещению прохождения тестовых сигналов от счетчика 2 через элементы 13 И и блоки8 фиксации входов на выводы контролируемого и эталонного блоков.Устройство работает следующим образом.Выключателем 10 запускается формирователь 11 управляющих импульсов,открывающий блоки 8 фиксации входов,которые в первом режиме начинаютпередавать тестовые сигналы от счетчика 2 через элементы 13 И на входы контролируемого блока, а во втором режиме открываются ключи 14, соответствующие входам блока 4 хранения эталонов,. что обеспечивает передачу сигналов со входом контролируемого блока 3 на входы блока 4храненияэталонов.Элементы 5 сравнения в обоих режимах сравнивают сигналы на выходахблоков 3 и 4 и в случае несовпадениявыдают сигналы на соответствующийблок б памяти, который в этом случаеустанавливается в состояние, соответствующее свечению индикатора 7.В случае, если контролируемый блок 3исправен, то в конце проверки, длительность которой задается формирователем 11 запуска, ни один нз индикаторов 7 не светится, если контролируемый блок 3 является неисправным, то в конце проверки, в зависимости от характера неисправности,высвечивается определенная комбинация индикаторов 7. Блоки 8 фиксациивходов построены таким образом, чтокаждый из них открывается только втом случае, если на,выходе блока 4хранения эталонов был зарегистрирован потенциал, характерный длявхода блока (для транзисторно-транзисторной логики, порядка 1,3 В),а после шунтирования этого выводачерез резистор на "землю" черезэтот резистор протекает входной токлогического нуля.ОтличиЕ входа от выхода производится следующим образом. Если на втором выходе блока 8 фиксации входов"нулевой" (0,4 В) потенциал (фиг.5)то последний, поступая через резистор 18 на вход элемента 20 НЕ,устанавливает его в состояние, когдана его выходе появляется высокийуровень напряжения, который подается на второй вход -селектора 27, начетвертый вход селектора 27 такжепоступает высокий уровень напряжения с выхода элемента 21 НЕ, в результате на выходе селектора 27 устанавливается низкий логический уровень, который поступает на информационные входы триггеров 23 и 24, врезультате чего в момент поступленияуправляющих сигналов с формирователя11 запуска на первый и третий входыблока 8 фиксации входов, триггерыустанавливаются в "нулевоеф состояние и элементы 22, 25 и 26 И-НЕ соткрытым коллекторным выходом остаются закрытыми, также остается закры тым ключ 14, на третий вход которогос инверсного выхода триггера 23 подается высокий логический уровень(фиг.4).То же самое происходит и в случае, 2 О когда на выводе блока 4 храненияэталонов присутствует высокий( р 2,4 В) потенциал (фиг.б), тольков этом случае высокие логическиеуровни поступают на первый и третийвходы селектора 27.Если на выводе блока 4 фиксацииэталонов присутствует неопределенныйуровень (1,3 В), что возможно в двухслучаях: первый - вывод блока хранения эталонов является входом, второй - вывод блока хранения эталоновявляется выходом с открытым коллекторным выходом при закрытом выходном транзисторе, тогда уровень навыходе эмиттерного повторителя 15,собранного на транзисторе 16 и ре- .зисторе 17, станет равным порядка0,4 В, так как на эмиттерном перехо.де транзистора падает от 0,7 до1,0 В, т.е. низкий. логический уро вень поступает на третий вход селектора 27.На вход элемента 20 НЕ ток, принеопределенном уровне, практическиотсутствует, поэтому на его выходеустанавливается низкий уровень, который поступает на второй вход селектора 27.При поступлении на второй и третий входы селектора 27 низкого уровня на его выходе появляется высокийлогический уровень.В результате, после поступленияпервого управляющего импульса(фиг.7 и 8) на третий вход блока 8фиксации входов, триггер 24 устанац ливается в "единичное" состояние,т.е. с выхода триггера 24 на входэлемента 22 НЕ с открытым коллекторным выходом поступает высокий логический уровень, в результате чего щ выходной транзистор элемента 22 открывается и через резистор 19 шунтирует вывод эталонного блока на "землю".Номиналы резисторов 18 и 19 выбрад ны так, чтобы суммарный входной токэлемента 20 и первого входа селектора 27, протекающий через эти резисторы, вызывал на них падение напряжения ниже порогового уровня элемента 20 НЕ. Тогда в случае, если на выводе блока 4 хранения эталонов присутствует выход элемента. с открытымколлекторным выходом, при закрытом выходом транзисторе (фиг,7), через резисторы 18 и 19 потечет только входной ток элемента 20 НЕ и первого входа селектора 27 потенциал на входе элемента 20 ЙЕ будет меньше порогового, поэтому на выходе установится высокий логический уровень, который поступает на второй вход селектора 27. 15На четвертый вход селектора 27 также поступает высокий логический уровень с выхода элемента 21 НЕ, в результате на выходе селектора 27 устанавливается низкий логический 20 уровень, который поступает на информационные входы триггеров 23 и 24, поэтому при приходе управляющих сигналов на первый третий входы блока 8 фиксации входов с формирователя д 11 запуска триггеры устанавливаются в "нулевое" состояние, при котором элементы 22, 5 и 26, ключи 14 закрываются и не влияют на работу блока хранения эталонов, т,е, устройство классифицирует выход блока хранения эталонов с открытым коллекторным выходом (при закрытом выходном транзисторе) как выход, что повышает достоверность контроля блоков.В случае, если на выводе блока хранения эталонов присутствует вход элемента транзисторно-транзисторной логики (фиг.8), после поступления первого управляющего сигнала на входтриггера 24 (третий вход блока 8 фик сации входов) через резистор 19, кроме входных токов элемента 20 НЕ и первого входа селектора 27, потечет еще и входной ток логического "0" входа блока 4 хранения эталонов, 4 этот ток вызовет дополнительное падение напряжения на резисторе 19, поэтому соответственно увеличится .и достигнет порогового уровня напряжения на входе элемента 20 НЕ. В этом случае на его выходе устанавливается низкий логический уровень, поступающий на второй вход селектора 27, На третьем входе селектора 27 также присутствует низкий уровень напряжения, поступающий с выхода эмифтерного повторителя, поэтому на выходе селектора 27 остается высокий логический уровень, поступающий на информационные входы триггеров 23 и 24. Вследствие этого, после постУп- Щ ления управляющего импульса на первый вход блока 3 фиксации входов (фиг.8), триггер 23 переходит в состояние, когда на его выходе появляется высокий логический уровень, 65 который, поступая на вход элементов25 и 26 И-НЕ, позволяет прохождениетестового сигнала со второго входаблока 8 фиксации входов на выходыблока хранения эталонов и проверяемого блоков - в первом режиме работы устройства, или во втором режиме (при проверке интегральных схем, установленных на печатных платах) сигнал низкого логического уровня с инверсного выхода триггера 23 открывает ключ 14 (фиг.4), что обеспечивает передачу сигнала от входа проверяемой схемы на вход эталонной,Второй управляющий импульс на третьем входе блока 8 фиксации входов установит триггер 24 в "нулевое" состояние - элемент 22 И-НЕ закрывается и резистор 19 больше не шунтирует вывод блока хранения эталонов.формирователь 11 запуска блока 9 управления (фиг.3)построен по принципу распределения импульсов. Онсодержит генератор 28, элемент 29 И,счетчик 30 и дешифратор 31. Выключателем 10 запускается генератор 28, выход которого через элемент 29 .запрета соединен со входом счетчика 30, выходы счетчика 30 соединены со входами дешифратора 31, выходы которого являются выходами блока управления. С последнего разряда счетчика снимается сигнал для управления элемента 29 И. Первоначально элемент 29 И .открыт и последовательность .импульсов с генератора поступает на вход счетчика 30,при прохождении счетчиком 30 определенных состояний на выходе дешифратора 31 появляются импульсы управления. При заполнении счетчика 30 (при переключении последнего разряда счетчика) элемент 29 И закрывается и поступление импульсов на вход счетчика прекращается.Ключ 14 (фиг.4) выполнен на основе транзистора 34, он содержит элемент 32 ИЛИ-НЕ с открытым коллекторным выходом, служащий для управлениятранзистором 34, и резистор 33.Ключ работает следующим образом.При поступлении на первый или третий входы высокого логического Уровня, соответственно либо с блока 9 управления, либо с блока 8 фиксации входов выходной транзистор элемента 32 ИЛИ-НЕ открывается и закрывает транзистор 34, т.е. эмиттерный и коллекторный переходы транзистора 34 закрыты. Поэтому второй входи четвертый выход ключа 14 не оказынают влияния на выводы проверяемогоблока и блока хранения эталонов.При поступлении низкого логическогоуровня на первый и третий входы ключа 14, выходной транзистор элемента 32 закрывается, в этом случае транзистор 34 открыт при любом уровне логического сигнала на втором входе ключа (на эмиттере транзистора 34) поэтому на четвертом выходе ключа 14 (коллектор транзистора 34) будет повторяться логический уровень второго входа, таким образом осуществляется передача сигнала со входа проверяемого блока 3 на вход эталонного блока 4.Предлагаемое устройство значительно облегчает процесс локализации неисправностей, так как позволяет проверять интегральные схемы, установленные на печатных платах. Глубина поиска дефектов при использовании устройства достигает корпуса интегральной схемы. Кроме того, устройство позволяет проверять более достоверно широкую номенклатуру блоков, включая блоки с открытым коллекторным выходом.20Формула изобретения1. Устройство для контроля логических узлов, содержащее генераторимпульсов, счетчик, блок храненияэталонов, элементы сравнения, блокипамяти, индикаторы, блоки фиксациивходов и блок Управления, причемвыход генератора импульсов соединенсо входом счетчика, первые входыблоков фиксации входов соединены спервым выходом блока управления,первые и вторые выходы блоков фиксации входов соединены соответственнос выводами контролируемого узла иблока хранения эталонов, а также с Зсоответствующими входами элементовсравнения, выходы которых соединенысоответственно с первыми входамиблоков памяти, вторые входы которыхсбединены с первым выходом блока 40управления, а выходы - с индикаторами, отличающее с я тем,что, с целью расширения областиприменения, в устройство введеныэлементы И и ключи при этом первые 45входы элементов И соединены соответственно с группой выходов счетчика,вторые входы элементов И соединенысо вторым выходом блока управления,с первыми входами ключей, а выходыэлементов И соединены со вторымивходами блоков фиксации входов, третьи входы которых соединены с третьими выходами блока управления, вторые входы ключей соединены с первыми выходами блоков фиксации входов, 55 третьи входы ключей соединены стретьими выходами блоков фиксациивходов, а выходы - со вторыми входами элементов сравнения.2. Устройство по п.1, о т л ич а ю щ е е с я тем, что блок фиксации входов содержит первый и второйтриггеры, первый, второй и третийэлементы НЕ, первый и второй элементы И-НЕ, селектор,делитель нарезисторах, эмиттерный повторитель,причем второй вход блока соединенс первыми входами первого и второгоэлементов И-НЕ, вторые входы которыхсоединены с первым выходом первоготриггера, счетный вход которогосоединен с первым входом блока, третий вход блока соединен со счетнымвходом второго триггера, выход которого соединен со входом первого элемента НЕ, выход которого через первый резистор делителя соединен свыходом элемента И-НЕ,.со вторымвыходом блока, .со входом эмиттерногоповторителя и через второй резисторделителя со входом второго элементаНЕ, вход которого соединен с первымвходом селектора, выход второго элемента И-НЕ соединен с первым выходомблока, третий выход которого соединенсо вторым выходом первого триггера,информационный вход которого соединен с информационным входом второготриггера и с инверсным выходом селектора, второй вход которого соединенс выходом второго элемента НЕ, третий вход селектора соединен с выходом эмиттерного повторителя и входомтретьего элемента НЕ, выход которогосоединен с четвертым входом селектора.3. Устройство по п.1, о т л ич а ю щ е е с я тем, что блок управления содержит выключатель, выходкоторого является вторым выходом блока управления, а шина нулевого потенциала соединена через второй выключатель со входом формирователя запуска, выходы которого являются первыми и третьими выходами блокауправления.Источники информации,принятые во внимание при экспертизе1. Авторское свидетельство СССР9441532, кл. С 01 В 31/28, 1971.2. Авторское свидетельство СССРР 553618, кл. С 06 Р 11/00, 1975.3. Авторское свидетельство СССР9633019, кл. С 06 Г 11/04, 1976.