Цифровой генератор синусоидальных сигналов

,0182 СОЮЗ СОВЕТСКИХСОЦИАЛИСТИЧЕСКИХРЕСПУБЛИК ЯО 09/8 Ыв Н НИЯ БР ЕТЕЛЬСТВ 00 ГОСУДАРСТВЕННЫЙ КОМИТЕТ СССРПО ДЕЛАМ ИЗОБРЕТЕНИЙ И ОТКРЫТИЙ ПИСАНИЕВТОРСКОМУ СВИД(56) 1, Авторское свидетельство СССРМ 538480, кл. Н 03 К 4/02, 1976,2. Авторское свидетельство СССРпо заявке М 2825207/18-21,кл. Н 03 К 3/80, 1979(54)(57) ЦИФРОВОЙ ГЕНЕРАТОР СИНУСОИДАЛЬНЫХ СИГНАЛОВ, содержащий первый,второй цифровые интеграторы, одновибратор, шины тактовой частоты и установки амплитуды сигнала, о т л ич а ю щ и й с я тем, что, с цельюуменьшения погрешности воспроизведения мгновенного значения сигнала, вкачестве цифровых интеграторов использованы реверсивные счетчики импульсови в него введены первый и второй делители частоты, первый и второй блокинеравнозначности, первый и второй блоки выбора, первые входы которых соответственно подключены к выходам первого и второго делителей частоты, вторые входы соответственно - к входампервого и второго блоков неравнозначности и выходам второго и первого цифровых интеграторов, первые выходы соответственно - к первым входам первого и второго цифровых интеграторов,а вторые выходы соответственно - квторым входам первого и второго цифровых интеграторов, причем разрядныевыходы первого цифрового интеграторасоединены с разрядными входами второго блока неравнозначности, разрядныевыходы которого соответственно подключены к разрядным входам второгоделителя частоты, а разрядные выходывторого цифрового интегратора соединены с разрядными входами первогоблока неравнозначности, разрядные выходы которого подключены к разряднымвходам первого делителя частоты, причем вход одновибратора подключен квыходу второго цифрового интегратора,а выход - к третьему входу первогоцифрового интегратора, разрядный входкоторого подключен к шине установкиамплитуды сигнала, а шина тактовойчастоты соединена с входами счетаделителей частоты.Изобретение. относится к импульсной технике и может быть использованов цифровых устройствах управления ирегулирования,Известен генератор синусоидальныхсигналов, содержащий двоичные счетчики, управляемые делители напряжения,триггер, задающий генератор, источники опорного напряжения, элементыИ 11Недостатком устройства являетсянизкая Функциональная возможность.Наиболее близким к предлагаемомуявляется генератор синусоидальных колебаний, содержащий первый накапливающий сумматор, выход которого подключен ко входу делителя кода, выходкоторого подключен к информационномувходу накапливающего сумматора, одновибратор, шины установки частоты иамплитуды сигнала 1 2 1 .Недостатком устройства являетсябольшая погрешность воспроизведениямгновенного значения сигнала,Цель изобретения - уменьшение погрешности воспроизведения мгновенногозначения си,гнала.Поставленная цель достигается тем,что в цифровом генераторе синусоидальных сигналов, содержащем первый, второй цифровые интеграторы, одновибратор, шины тактовой частоты и установки амплитуды сигнала, в качестве цифровых интеграторов использованы реверсивные счетчики импульсов и в неговведены первый и второй делители частоты, первый и второй блоки неравноэначности, первый и второй блоки выбора, первые входы которых соответственно подключены к выходам первого ивторого делителей частоты, вторыевходы соответственно - к входам первого и второго блоков неравнозначности выходам второго и первого цифровыхинтеграторов, а первые выходы соответственно - к первым входам первогои второго цифровых интеграторов,вторые выходы соответственно - к вторым входам первого и второго цифровыхинтеграторов, причем разрядные выходыпервого цифрового интегратора соединены с разрядными входами второгоблока неравнозначности, разрядныевьгоды которого соответственно подключены к раэрядным входам второгоделителя частоты, а разрядные выходывторого цифрового интегратора соединены с разрядными входами первогоблока неравноэначности, разрядные20 рядные входы первого цифрового интегратора 1 подключены к шине установки амплитуды сигнала, шина тактовой частоты Г соединены со входами сцета первого и второго делителей частоты. Первые входы первого и второго блоков 11 и 5 выбора входов сцетцика подключены к выходам первого и второго делителей 8 и 9 частоты, вторые входы соответственно - ко входам первого и второго блоков 6 и 7 неравнознацности и выходам второго и первого цифровых интеграторов 2 и 1, а первые выходы соответственно - к первым входЪм пер-. вого и второго цифровых интеграторов 1 и 2, вторые выходы соответственно - ко вторым входам первого и втоРого цифровых интеграторов 1 и 2. Раз- рядные выходы первого цифрового ин" тегратора соединены с разрядными входами второго блока 7 неравнозначности, разрядные выходы которого соответственно подключены к разрядным входам второго делителя 9 частоты, а разрядные выходы второго цифрового интегратора 2 соединены с разрядными .входами первого устройства 6 неравнозначности, разрядные выходы которого соответственно подключены к разрядным входам первого делителя 8 частоты. Так же вход одновибратора 3 подключен к выходу второго цифрового интегратора 2, а выход - к третьему входу первого цифрового интегратора 1.Импульсы шины тактовой частоты поступают на входы счета делителей частоты 8 и 9 Импульсы с выхода первогоделителя частоты 8 через блок 1 выбора входа счетчика поступают на входы 25М303540и455055 выходы которого соответственно подклюцены к разрядным входам первого делителя частоты, причем вход одновибратора подключен к выходу второго цифрового интегратора, а выход - к третьему входу первого цифрового интегратора, разрядный вход которого подключен к шине установки амплитуды сигнала, а шина тактовой частоты соединена со входами счета делителей частоты.На чертеже приведена блок-схема устройства.Цифровой генератор синусоидальных сигналов содержит первый и второй цифровые интеграторы 1 и 2, одновибратор 3, первый и второй блоки 1 и 5, выбора входов счетчика, первый и второй блоки 6 и 7 неравнозначности, первыйи второй делители частоты 8 и 9. Раэамплитуды. 3 10182 первого цифрового интегратора 1. Если в первом цифровом интеграторе (реверсивном счетчике 1) записано положительное число, импульсы поступают на второй вход ( -1) вход вычитания кодов,а если записано в нем отрицательное число, то импульсы поступают. на первый вход, вход сложения кодов (+1). Импульсы с выхода второго делителя 9 частоты поступают через второй блок 0 выбора входа счетчика на первый и второй входы цифрового интегратора 2. Если во втором цифровом интеграторе 2 (реверсивном счетчике) записано положительное число, импульсы посту пают на первый вход вход сложения3(+1), если записано отрицательное число, то импульсы поступают на второй вход, вход вычитания (-1). Между содержимым первого цифрового интегра тора 2 и значением частоты на выходе второго делителя 9 частоты и соответственно между содержимыми второго цифрового интегратора 2 и значением частоты на выходе. первого де З лителя частоты существует прямо пропор. циональная зависимость. Это достигается на основе подклюцения разряднь 1 х выходов второго цифрового интегратора 2 через первое устройство 6 не- равнозначности по разрядным входам первого делителя 8 чйстоты, с выхода которого сигналы через первое устройство 4 выбора входа счетчика поступают на входы первого цифрового интегратора, а также на основе подключения разрядных выходов первого цифрового интегратора 1 через второе устройство 7 неравнозначности к разрядным входам второго. делителя 9 частоты, с выхода которого сигналы через второе устройство 5 выбора входа счетчика роступают на входы второго цифрового интегратора 2. Блоки не- равнозначности 6 и 7 обеспечивают выделение абсолютных значений кодов первого и второго цифровых интеграторов 1 и 2 независимо от -их знаковык разрядов. На их входы поступают сигналы знаковых разрядов соответствующих цифровых интеграторов, на разрядные взводы - значения кодов, При отри 03 41 цательных значениях кода происходит инвертирование его значения в устройст 1вах неравнозначности, а при положительных значениях кода он передается без изменений на его выход.Так как цифровые интеграторы 1 и 2 являются интеграторами по отношению ко входной частоте делителей частоты 8 и 9, поэтому устройство представ. ляет собой два интегратора, охваченных обратной связью. Если разрядности счетчиков цифровых интеграторов 1 и 2 и разрядности делителей частоты 8 и 9 равны, то содержимое первого и второго цифровых интеграторов изменяется по синусоидальному закону, причем амплитуды сигналов равны, а сами сдвинуты по фазе на 90 по отношению друг к другу, отседа следует, что содержимое первого цифрового инвертора 1 является производной содержимого второго цифрового интегратора 2. Регулировка амплитуды снала осуществляется по значениям кода шины установки амплитуды в моменты времени, когда содержимое второго цифрового интегратора равно нуле. При этом срабатывает одновибратор 3 и импульс с него поступает на вход первого цифрового интегратора 1 для установки ампитудц; с шины установки Устройство обеспечивает высокую стабильность частоты, которая определяется стабильностью тактовой час-, тоты. Высокая стабильность тактовой цастоты легко обеспечивается кварцованными генераторами. Мгновенное значение сигнала и его тоцностные характеристики определяются самим принципом,. цифровым методом формирования сигнала и зависит от разрядностей цифровых интеграторов, делителей час. тоты и частоты тактовых импульсов и легко может быть достигнута погрешность воспроизведения 0,13. Особен-, ,ностью устройства является возможность установки значения амплитуды выходного сигнала, опережая на 90 О, в моменты, когда его значение равно нулю.018 ЗО 3 оставитель Р. Н ехред В. Далеко 6 писное ого комитета ССний и открытийРаушская наб.,ектная,лиал ППП "Патент", г. Ужгород,Редактор И.Иитровк аз 3559/52 Тираж ВНИИПИ Государствен по делам изобрет 13035, Носква, Ж, жаметдиновй Корректор Е. Рош