Усилитель считывания

СОЮЗ СОВЕТСНИХсеииаднпникРЕСПУБЛИН 11 С 7/ ОПИСАНИЕ ИЗОБРЕТЕНК АВТОРСКОМУ СВИДЕТЕЛЬСТВУ 3367041/1823.12.8130.04.83.В.Д.обещано681,327.661Патент611 С 7/00Патент С811 С 7/00;клтип) . ГОСУДАРСТВЕННЫЙ КОМИТЕТ СССРПО ДЕЛАМ, ИЗОБРЕТЕНИЙ И ОТНРЫТИЙ.(54)(57) УСИЛИТЕЛЬ СЧИТЫВЪНИя, содержащий первый и второй ключевые тран-,зисторы, включенные по триггерной :схеме, истоки которых соединены состоком первого управлящцего транзис"тора, исток первого управляющеготранзистора соединен с.шиной нулевогопотенциала, затвор первого уцравляющего транзистора соединен с первойшиной управления, первый и второйтранзисторы предварительного заряда,стоки которых соединены с шиной питания, стоки ключевых транзисторов"яв- ..ляются выходами усилителя считыва .ния, затворы транзисторов предварительного заряда соединены совторой,шиной управления, н третью шину управления, о т л и ч а ю щ и й с ятем, что, с целью повышения быстро.действия и расширения области егоприменения путем увеличения выходного напряжения, превышаемого напряжение.источника пйтания; в него введены первый, второй, третйй и четвертый коммутирующие транзисторы, второй управляющий транзистор, первый ..и второй транзисторы разряда, накопи"тельные элементы на первом и втором,ЯО 1015435 А конденсаторах, первый и второй разделительные транзисторыч стоки кото. рых соединены соответственно с истоками транзисторов предварительного заряда, первые обкладки конденсаторов соединены с затворами первого и второго коммутирующих транзисторов и первой шиной управления, вторые обкладки конденсаторов сседянены соответственно со стоками первого и второго коммутирующих транзисторов, истоки которых соединены соответственно с истоками третьего и четвер" того коммутирующих транзисторов иявляются первым и .вторим;:входами: усилителя считывания стоки разделительных транзисторов соединены соот- Е ветственно с истоками третьего н четвертого коммутирующих транзисторов заворы которых соединены со второй шиной управления, затвор и исток первого разделительного транзистора соединены со стоком первого ключевого ф транзистора, затвор и исток второго раэделительнЬго транзистора соединены со стоком .второго ключевого транзистора,истоки транзисторов разряда соединены со стоком второго управлякщего транзистора, исток которого соединен с шиной нулевого потещиаЛа, затвор второго управляющегб тран зистора соединен с третьей шиной уп" равления, затворы .ключевых трайэисто ровсоединены соответственно с затзо фф рами транзисторов разряда, стоки, которых соединены соответственно с йстоками первого и второго коммутирр ющих транзисторов. . фрИзобретение относится к вычислительной технике, в частности к технике полупроводниковых запоминающих устройств (ЗУ) и может быть использовано в качестве усилия считывания при выполнении накопителя полупроводникового ЗУ на однотранэисторных ИДП-элементах памяти.Известен усилитель, построенный на. основе триггера к плечам котороУ10 го подключены транзисторы предзаряда, к одному из плеч подключена шина вывода информации, а к другому - . источник опорного напряжения13. второго, управляющего транзистора,исток которого соединен с шиной нулевого потенциала, затвор второгоуправляющего транзистора соединен стретьей шиной управления, затворы ветственно с затворами транзисторовразряда, стоки которых соединенысоответственно с истоками первого ивторого коммутирующих транзисторов. На Фиг,1 изображена электрическая схема предлагаемого усилителя считывания; на Фиг,2 в . временные диаграм- мы, поясняющие его работу.Предлагаемый усилитель содержит ключевые транзисторы 1 и 2, управляюНедостатками данного усилителяявляются невысокая чувствительностьиэ-за использования источника опор.ного напряжения, а также малое быстродействие.Наиболее близок к предлагаемомупо технической сущности усилительсчитывания, построенный на основетриггера, образованного двумя транзисторами, соединенными перекрестными связями, истоки которых соединенысо стоком включающего транзистора, исток включающего транзистора соединен с общей шиной, а его затвор образует управляющий вход усилителя, плечи триггера образуют входы -выходы усилителя. К плечам трйггера подключены транзисторы предзаряда и шины вывода информации. При работе усилителя считанный из опрашиваемого элемента памяти информационный сигнал поступает на один иэ дифференциаль ных усилителей, расположенных в накопителе, и усиливается им, после чего через ключи, управляемые с дешифратора, в виде дифференциального сигнала передается на шины вывода 40 информации, с которых поступает на усилитель, усиливается и устанавливается на его выходах. Одновременно с этим усиленный сигнал снова запи.сывается в элемент памяти, из кото рого он был снитан. Увеличение ам:плитуды записываемогов элемент памяти сигнала обеспечивает большую величину считываемого из него сигнала при последующем обращении и позволяет уменьшить размеры элемента памяти2). Недостатком известного усилителя является невысокое быстродействие; так как оно определяется задержкой между его включением и установлением усиленного сигнала на его выводах, а непосредственно к выходам усилителя подключены имеющие большую емкость шины вывода информации.Цель изобретения - увеличение . 60 быстродействия усилителя считывания и расширение области его применения путем увеличения амплитуды выходного напряжения, превышающего напряжение источника питания. 65 поставленная цель достигается тем, что в усилитель считывания, содержащий первый и второй ключевые транзисторы, включенные по триггерной схеме, истоки которых соединены со стоком первого управляющего транзистора, исток первого управляющего транзистора соединен с шиной нулевого потенциала, затвор первого управляющего транзистора соединен с первойшиной управления, первый и второйтранзисторы предварительного заряда,стоки которых соединены с шиной питания, стоки ключевых транзисторовявляются выходами усилителя считывания, затворы транзисторов предварительного заряда соединены со второй шиной управления, и третью шинууправления, введены первый, второй,третий и четвертый коммутирующиетранзисторы, второй управляющий транзистор, первый и второй .транзисторыразряда, накопительные элементы напервом и втором конденсаторах, первый и второй разделительные транзисторы, стоки которых соединены соответственно с истоками транзисторовпредварительного заряда, первыеобкладки конденсаторов соединены сзатворами первого и второго коммутирующих транзисторов и первой шинойуправления, вторые обкладки конденсаторов соединены соответственно состоками первого и второго коммутирующих транзисторов, истоки которыхсоединены соответственно с истокамитретьего и четвертого коммутирующихтранзисторов и являются первым ивторым входами усилителя считывания,стоки разделительных транзисторовсоединены соответственно с истокамитретьего и четвертого коммутирующихтранзисторов, затворы которых соединены со второй шиной управления, затвор и исток первого разделительноготранзистора соединены со стоком первого ключевого транзистора, затвор иисток второго разделительного тран-зистора соединены со стоком второгоключевого транзистора, истоки транэисторов разряда соединены ео стоком ключевых транзисторов соединены соотщие транзисторы 3 и 4, шину 5 пита.ния, транзисторы,6 и 7 разряда, шину 8 н 1 левого потенциала, транзисторы 9 и 10 предварительного заряда,коммутирующие транзисторы 11-14,.накопительные элементы, например,конденсаторы 15 и 16, разделительныетранзисторы 17 и 18, а также шины19-21 управления. Усилитель функционирует следую щим образом.Работу усилителя рассмотрим вовзаимодействии с накопителем полупроводникового Зу.В начале рабочего периода, в интервале Ьо- происходит подготовкаэлементов памяти накопителя (непоказаны) к подключению усилителя.Для этого в момент времени Ф подается сигнал включения опрашиваемогоэлемента памяти, по которому к входам дифференциального усилителя, также расположенного в накопителе, через соответствующие числовые шиныподключается опрашиваемый элементпамяти и опорный элемент. В результате на входах дифференциального усилителя устанавливается соответствующий хранимой в элементе памяти информации сигнал Ю=О,-О (где О и Ц-..соответственно потенциалы первой ивторой числовых шин). Послупившийна дифференциальный усилитель сигнал усиливается им, в результатечисловая шина с меньшим исходным потенциалом (допустим вторая) через .от- З 5крытое плечо дифференциального усилителя оказывается подключенной к шине нулевого потенциала, числовая шина с большим потенциалом (первая)заряжена примерно до напряжения питания.После этого накопитель готов кподключению усилителя.До момента времени .Ь в интервалеподготовки на соответствующих шинах19-21 установлены низкие уровни сигналов Ф 1, Ф 2 и высокий уровень сигнала ФЗ. При этом через открытые транзисторы 9 и 10, на затворах которых установлен высокий уровень сиг нала ФЗ, входы усилителя заряжены донапряжения источника питания, Верхние обкладки конденсаторов 15 и 16 через открытые коммутирующие транзисторы 13-14 соединены с входами усили. теля, и таким образом, также заряже,ны до напряжения источника питания,В момент времени Ь снимается высокий уровень сигнала ФЗ. После этого входы усилителя через ключи, управляемые с дешифратора (не показаны) 60 подключаются к соответствующей опращиваемому элементу памяти паре числовых шин. При этом тот из входов усилителя, который подключается к разряженной числовой шине, также на чинает разряжаться через открытоеплечо дифференциального усилителя(не показан). В результате на входахусилителя возникает и начинает растидифференциальный информационный сигнал ЬО . Через открытые разделительные транзисторы 17 и 18 сигналОи передается на стоки транзисто- .ров 1 й 2, образующих выходы усилителя, В момент , когда сигнал. АОдостигает величины, при которой онможет быть уверенно различен усилителем, подается высокий уровень сигнала включения усилителя Ф 1 на шину19. Транзистор 3 переходит в открытое состояние и в интервале Ь- эразряжает транзистор 1 или транзистор 2. В результате на одном из выходов усилителя устанавливаетсянизкий уровень напряжения, которыйзадается делителем, образованнымтранзистором 17 (или 18) и транзистором 1 (или 2), а на втором выходеусилителя сохрайяется высокий уровеньнапряжения Одновременно с этимвследствие заряда обкладок конденсаторов 15 и 16 на их вторых обкладках возникает избыточный заряд, который через открывшиеся коммутирующие транзисторы 11 и 12, ередается на.входы усилителя, устанавливая уровни напряжения на них выше уровняисточника питания. В момент времениподается высокий уровень сигналаФ 2 на шину 20 и через открывшийсятранзистор 4 и один из транзисторов6(7), затвор которого подключен квыходу усилителя с высоким потенциалом,производится ускоренный разрядсоответствующего входа усилителя.Поскольку транзистор 3 (или 4) остается в закрытом состоянии, второйвход усилителя остается заряженнымдо высокого уровня напряженияпревосходящего уровень напряжения Цисточника питания. Через открытыйключ дешифратора (не показаны) этотуровень напряжения передается насоответствующую числовую шийуЪ",устанавливается в опрашиваемом элементе памяти. По истечении необходимоговремени сигнал включения элемЕнта памяти снимается и высокий уровеньнапряженияоказывается записаннымв элементе памяти. После этого сни",маются высокие уровни .сигналов Ф 1,Ф 2 с шин 19 и 20 и подается высокийуровень сигнала ФЗ на шину 21. Уси- .литель переводится в интервал подготовки, по истечении которого он будет готов к новому рабочему интервалу. Таким образом, предлагаемый уси". литель позволяет записать в элемент памяти сигнал с амплитудой, превышающей напряжение источника питания Е . В прототипе величина записываемого в элемент памяти сигнала не1015435 ИИПИ Заказ 3223/48 Тираж 594 Подпйсное г, Ужгород, ул. Проектная, 4 л ППП "Патен превышает напряжение источника пита= ния,Быстродействие усилителя определяется длительностью интервалами-Ь от подачи сигнала Ф 1 до установле" ния усиленного сигнала на его выходах, образованных стоками транзисторов 1 и 2. Увеличение быстродействия достигается благодаря наличию транзисторов 17 и 18, которые отде-: Ляют большие емкости входов усилителя от его выходов. Уменьшениеемкостей, непосредственно подключенных, к электродам транзисторов 1 и 2, обеспечивает его ускоренное переключение по сигналу Ф 1. 15Увеличение степени интеграции, получаемое от применения.предлагаемого усилителя в ЗУ, по сравнению с прототипом или усилителем, реализо ванным в микросхеме 565 РУЗ, можно 2 оценить следующим образом.Величина сигнала д(.), считываемо-, го из опрашиваемого элемента памяти, определяется выражением С . 25й, л,.сш . где С- емкость элемента памяти;С 1,; емкость числовой шины)Обозначим СВ емкость входа усн" лителя, а Сс - емкость блока доэаряда, образованного транзисторами 11" 14 и конденсаторами 15 и 16. Выражение для Ол опредеЛяется из первогоЮ закона кирхгофа для узла соединенияемкости С, и параллельно включенныхемкостей С , С СчВ( Фс(2), получают ,а 1,6 Е,Таким образом, предлагаемый усилитель обес"печивает в соответствии с (2) величину записываемого в элемент памятисигнала в 1,6 раза больше, чем прототип или усилитель на микросхеме565 РУЗ. В соответствии с (1) этоозначает, что предлагаемый усилительпозволяет в 1,6 раза уменьшить емкость С элемента памяти беэ изменения считываемого иэ него сигналаЬО .Емкость элемента памяти занимаетоколо половины его площади. В своюочередь, элементы памяти занимают.60-70 площади всего ЗУ. Очевидно,,что применение предложенного усилителя в ЗУ позволяет на 20% уменьшитьзанимаемую им площадь на кристалле.Это означает, что с каждой кремниевой пластины, иа которых получаюткристаллы ЗУ, при одних и тех жезатратах будет получено кристалловна 20 больше, т.е. на 20 будет снижена их себестоимость.