Цифровой функциональный преобразователь

ОЛ ИСАНИЕИЗОБРЕТЕН ИЯК АВТОРСКОМУ СВИДЕТЕЛЬСТВУ Союз СоветскихСоциалистическихРеспублик 1) 00 092оо делам иэобретеиий и открытий(72) Автор изобретения Г.А. Калинин Харьковский ордена Трудового Красного Знамени институтрадиоэлектроники(54) ЦИФРОВОЙ ФУНКЦИОНАЛЬНЫЙ ПРЕОБРАЗОВАТЕЛЬ Изобретение относится к вычислительной технике н может быть использовано в качестве быстродействующего специализированного вычислителя, воспроизво дящего нелинейные функции цифрового аргумента.Известен цифровой функциональный преобразователь, содержащий регистр адреса, состоящий нз регистра старших и младших разрядов, подключенный входами к входу преобразомтеля, причем выходы регистра старших разрядов подсоединены к входам дешифратора, а выходы регистра младших разрядов подключены к первым входам первого и второго регистров сдвига, вторые входы которых соединены с выходами дешифратора, шифратор, подключенный входами к выводам дешнфратора, а выходами - к первым входам выходного сумматора, вторые входы которого соединены с выходамн первого регистра сдвига, выходную шину, подключенную к выходам сумматора и выходам второго регистра сдвига 1,2Недостатками данного устройства яв. ляются узкий класс воспроизводимыхфункций н низкая точность нх моделнромнняеНаиболее близким к предлагаемомупо технической сущности является устройство, содержащее дм регистра, трнблока памяти, сумматор, выходной регистр, коммутатор, блок сдвига, устрой-,ство управления сдвнгателем Г 2Недостатками известного устройстмявляются повышенные аппаратурные затраты.Цель изобретения - сокращение количества аппаратуры,Поставленная цель достигается тем,что цифровой функциональный преобразомтель, содержащий регистр младших ра:урядов аргумента, регистр старших разрядов аргумента, дешифратор, блок памяти,гоблок сдвига, коммутатор и сумматор,выход которого является выходом преобразователя, вход аргумента которогосоединен с входами регистров младшихи старших разрядов аргумента, выход регистра старших разрядов аргумента соединен с входом дешифратора, выход которого соединен с входом .блока памяти, содержит распределитель импульсов, два алемента задержки, преобразователь прямого кода в дополнительный и группу алементов ЗИ-ИЛИ, причем вход запуска преобразователя соединен с входом раопределителя импульсов, первый и второй 1 О выходы которого соединены соответственно с первым и вторым управляющими входами коммутатора и входами соответственно первого и второго элементов задержки, выходы с первого по третий блока 13 памяти соединены с соответствующими информационными входами коммутатора, выход регистра младших разрядов аргумента соединен с информационным входом блока сдвига, выход которого соединен 2 О с информационным входом преобразоват ля прямого кода в дополнительный, выход которого соединен с первыми и вторыми входами элементов ЗИ-ИЛИ группы, третьи, четвертые и пятые входы кото 25 рых соединены соответственно с выходами первого алемента задержки, второго элемента задержки и третьим выходом распределителя импульсов, шестые входы элементов ЗИ-ИЛИ соединены с пер- ЗО вым входм коммутатора, врй и третий выходы которого соединены с управляющими входами соответственно преобразователя прямого кода в дополнительный и блока сдвига выходы элементовФ 3ЗИ-ИЛИ группы соединены с входами сумматора. Коммутатор содержит две группы элементов И, элемент ИЛИ, группу элемен 40 тов ИЛИ и два дешифратора, выходы которых соединены соответственно с первыми и вторыми входами элемента ИЛИ группы, первые и вторые входы элементов И первой группы соединены соответственно с первым управляющим и инфор 45 мационным входами коммутатора, вторые управляющий и информационный входы которого соединены соответственно с первыми и вторыми входами элементов И второй группы, выходы которых соединены с входами первого дешифратора и первой группой входов элемента ИЛИ,выходы элементов И первой группы соединены с входами второго денифратора и второй группой входов элемента ИЛИ, вы-фф ход которого соединен с вторым выходом коммутатора, первый и третий выходы которого соединены соответственно с третьим информационным входом коммутатора и выходами элементов ИЛИ группы еНа чертеже представлена блок-схемапреобраз ователя.)(ифровой функциональный преобразователь содержит регистры 1 и 2 старшихи младших разрядов аргумента, коммутатор 3, дешифратор 4, дешифраторы 5и 6 коммутатора, распределитель 7 импульсов, группы 8 и 9 элементов И,алементы 3,0 и 11 задержки, элемент12 ИЛИ, блок 13 сдвига, преобразователь 14 прямого кода в дополнительный,элемент 15 ИЛИ, группу алементов ЗИИПИ 16, сумматор 17, блок 18 памяти, входы 19 и 20 преобразователя.Распределитель 7 импульсов при пьступлении на его вход по шине 19 сигнала запуска формирует на выходах последовательность сдвинутых во времени импульсов. Блок 13 сдвига представляетсобой комбинационную логическую схему.Появление сигнала на соответствующемуправляющем входе блока 13 сдвига вызывает сдвиг кода на его информационныхвходах на необходимое число разрядоввлево или вправо. Преобразователь 14прямого кода в дополнительный в зависимости от значения управляюшего ситънала на выходе алемента ИЛИ 15 направляет на входы группыалементов ЗИ-ИЛИ16 прямой или обратный (дополнительный)код числа с выходов блока 13 сдвигаЦифровой функциональный преобразователь воспроизводит функции, которые"приближаются следующей зависимостью:У(х):Е(хф 2 ахг ахейц,),(11где Х=Х-Х; + ц, +К, +К - паГ 13 Г 2.раметры аппроксимирующей функции наполуинтервале Х, Хр 1);- число интервалов аппроксимации.1,если хе х,х,),. (,х):3 0 асил х Р,х, ).Работе устройства предшествует этаппрограммирования, когда заранее рассчи.танные для каждого интервала параметрыаппроксимирующей функции в виде цифровых кодов записываются в блок 18 памяти. Дешифратор 4 является адресным поотношению к блоку 18 памяти и реализует функцию(Х), 1 1, 1, т.е. онставит в соответствие коду в регистре092 6пределителя 7 импульсов появляетсясигнал логической единицы, при этом надвух оставшихся выходах формируетсясигнал логического нуля, Теперь код числа +К, а также знак второгослагаемого в правой части формулы (1)появляются на выходах группы элементов И 9, причем код числа +К дешифрируется дешифратором 6, а код зна ка второго слагаемого проходит черезэлемент ИЛИ 15 и воздействует науправляющий вход преобразователя 14 кодана выходе которого аналогично выше: изложенному формируется соответствую-; щий код приращения +2 К Д Х. Последний с появлением сигнала на выходеэлемента 11 задержки передается черезвторые элементы ЗИ-ИЛИ 16 в сумматор 17, где суммируется с ранее записанным числом. оВ следующем такте на третьем выхаде распределителя 7 импульсов появляется сигнал, разрешающий передачу черезтретьи элементы ЗИ-ИЛИ 16 кода чиола +сс выходов блока 18 памяти длясуммирования с содержимом выходного сумматора 17, На этом процесс преобразования заканчивается, и с выхода ,сумматора 17 может быть считан кодфункции Ч (Х). 1661 1 возбужденное состояние одной иэ своих выходных шин.Устройство работает следующим образам.Непосредственно перед началом работы 5 преобразователя производится обнуление выходного сумматора 1 7 (цепи подачи сигнала сброса не показаны). Подлежащий функциональному преобразованию код аргумента Х поступает по входу 20 и записывается в регистры старших и младших разрядов 1 и 2. Одновременно по входу 19 запуска на вход распределителя 7 импульсов поступает импульс запуска. На выходе дешифратора 4 форми-15 руется сигнал обращения к соответст- вующей ячейке блока 18 памяти, адрес которой хранится в регистре 1. После выборки информапии на выходах блока 18 памяти формируются кодовые значения2 О знакопеременных величин + б , +КИГ 13 1 и +К , а также кодовые эначенйя знаков первого и второго слагаемых в правой части формулы (1). С появлением единичного сигнала на первом выходе распределителя 7 импульсов открывается группа элементов И 8, в результате чего код числа + К "1 передается на вход дешифратора 5, а код знака первого слагаемого из формулы (1) - на первый Зо вход элемента ИЛИ 15. Сигнал с одного из выходов дешифратора 5 проходит через группу элементов ИЛИ 12 и вызывает соответствующий сдвиг кода приращения аргумента ДХ, который хранитс ся в регистре 2, Сдвинутый код приращения аргумента передается через преобразователь 14 кода в прямом или обратном (дополнительном) кодах. Для управления передачей используется код 40 знака величины приращения 2+ К ДХ, который с одного иэ выходов группы элементов И 8 передается через элемент ИЛИ 15 и воздействует на управляющий вход преобразователя 14 кода. 45 К моменту появления на входах первых элементов ЗИ-ИЛИ 16 кода приращения +2-"ДХ с выхода элемента 10 за КР 3держки на другие входы этих же элементов поступает импульс, который раэреша ет прохождение информации через них на вход выходного сумматора 17 накапливающего типа, Вследствие этого в сумматор 17 будет записано первое слагаемое суммы из формулы (1).55 Суммирование второго слагаемого из формулы (1) осуществляется во втором такте, когда на втором выходе рас В отличие от прототипа в предлагаемом преобразователе приращение функции на каждом интервале аппроксимации и при любом значении кода аргумента реализуется в виде алгебраической суммы двух слагаемых, каждое из которых пропорционально степени двойки. Это позволяет с высокой точностью воспроизводить широкий класс функций, имеющих знакопеременную первую производную.Кроме того, предлагаемое устройство отличается высоким быстродействием, поскольку в нем выходной код формируе ся эа три микротакта независимо от разрядности кода аргумента и содержит меньшее количество аппаратуры. 1формула изобретения 1. Цифровой функпиональный преобразователь, содержащий регистр младших разрядов аргумента, регистр старших разрядов аргумента, дешифратор, блок памяти, блок сдвига, коммутатор и сумматор, выход которого является выходом преобразователя, вход аргумента которого со динен с входами регистров младших и7 100109 старших разрядов аргумента, выход ре- " гистра старших разрядов аргумента соединен с входом дешифратора, выход которого соединен с входом блока памяти, о т л и ч а ю щ и й с я тем, что, с % целью сокращения количества аппаратуры, он содержит распределитель импульсов, два элемента задержки, преобразователь прямого кода в дополнительный и группу элементов ЗИ-ИЛИ, причем вход запус ка преобразователя соединен с входом распределителя импульсов, первый и второй выходы которого соединены соответственно с первым и вторым управляющими входами коммутатора и входами 15 соответственно первого и второго элементов задержки, выходы с первого по третий блока памяти соединены с соответствующими информационными входами коммутатора, выход регистра младших разря- М дов аргумента соединен,с информационным входом блока сдвига, выход которого соединен с информационным входом преобразователя прямого кода в дополнительный, выход которого соединен с первыми и вто рыми входами элементов ЗИ-ИЛИ группы, третьи, четвертые и пятые входы которых соединены соответственно с выходами пер,вого элемента задержки, второго элемента задержки и третьим выходом распределить- ЗО ля импульсов, шестые входы элементов ЗИ-ИЛИ соединены с первым выходом коммутатора, второй и третий выходы которого соединены с управляющими входами соответственно преобразователя прямого кода в дополнительный и блока 2 8сдвига, выходы элементов ЗИ-ИЛИ группы соединены с входами сумматора.2. Преобразователь по п. 1, о т л ич а ю щ и й с я тем, что коммутаторсодержит две группы элементов И, элмент ИЛИ группу элементов ИЛИ и двадешифратора, выходы которых соединенысоответственно с первыми и вторымивходами элемента ИЛИ группы, первые ивторые входы элементов И первой группысоединены соответственно с первым управляющим и информационным входамикоммутатора, вторые управляющий и информационный входы которого соединенысоответственно с первыми и вторыми входами элементов И второй группы, выходыкоторых соединены с входами первогодешифратора и первой группой входовэлемента ИЛИ, выходы элементов И первой группы соединены с входами второгодешифратора и второй группой входов элемента ИЛИ, выход которого соединен свторым выходом коммутатора, первый итретий выходы которого соединены соответственно с третьим информационнымвыходом коммутатора и выходами эльментов ИЛИ группы,И сточники информации,принйтые во внимание при экспертизе1. Авторское свидетельство СССР586460, кл. С 06 Р 15/31, 1976.2. Потапов В.И., Нестерук В, ф. ифлоренсов АН. Быстродействующиеарифметико-логические устройства цифровых вычислительных машин. Новосибирск,1978, с. 23 (прототип),1001092 1 ИИПИ Заказ 1397756 фнпиап ПП тент ф,го Тираж 704 ул. Проектная, 4 исное