Буферное запоминающее устройство

ОПИСАНИЕИЗЬВРЕТЕН ИЯК АВТОРСКОМУ СВИДЕТЕЛЬСТВУ С 0 оз СоветсиикСоиапистичесиикРеспубпин(51)М. Кл,( 11 С 19/00 ВеРеУстеееыЯ кетет СССР вв еле( ю 6 ветеввЯ 0 теьтвЯ) Заявител АЮЩЕЕ УСТРОИС 4) БУФЕРНОЕ ЗАПО Изобретени разряд) ус гройсЦель ности б вычислительн спользовано пхранения и выд ции.Известно буферноеустройство) содержащеетактовую шину, блокгерах запоминающее блок памяти,равления на гр йа ртво,ряд еровОдн о использование бо триггеров (один гр один гор гва относится к автоматикей технике и может бытьи построении устройствчи дискретной информаоНедостатком этого устройства являетя большое количество оборудования блоа управления (два триггера на один раз), что снижает надежность системы.Наиболее близким по технической сущ 15 ости к изобретению является устройство ключающее в себя блокпамяти, тактовую шину, блок управления на триггерах, выоды которых подключены к входам триггеров блока памяти, а выходы последних оединены С входами последуюпптх тригГ 1 снижает надежность работ тва, изобретения - повышениеуферного запоминающего ус Поставленная цель достигается т что в буферное запоминающее устройс содержащее формирователь сигналов, один из входов которого подключен к выходу тактового генератора, другие входы формирователя сигналов подключены к соответствукитим информационным выходам блока памяти, триггеры, дополнительно введены первая и вторая группы элементов И, причем входы элементов И первой группы подключены к соответствующим выходам блока памяти, а выходы элементов И первой группы подключены к одним из входов соответствующих элементов И второй группы, элементы И второй группы цоследовагельно соединены между собой, причем. выход последке о элемента И второй группы985827 3является выходом устройства, а другойвход первого элемента И второй группыподключен к одному из выходов формирователя сигналов, выход каждого другогоэлемента И второй группы подключен1,и другому входу последующего элемента второй группы и к одному из входов соответствующего триггера, другиеаходы триггеров подключены к другомувькоду формирователя, вькоды триггеров 1 йподключены к соответствующим входамблока памяти.На чертеже изображена принципиальная схема буферного запоминающегоустройства. Устройство содержит блок1 памяти, блок 2 управления. Блок памятисодержит триггеры 3-10, входы С которых объединены и подключены к шиневвода, Блок 2 управления содержит алемент И 11 первой группы, элемент И 12 20второй группы, триггер 13, элемент И 14первой группы, элемент И 15 второйгруппы, триггер 16. Кроме того, устройство содержит формирователь 17 сигналов, формирующий сигнал окончания 25сдвига и включающий в себя элементИЛИ 18, элемент И 19, триггер 20, атакже тактовый генератор 21,Устройство работает следующим образом, зоВ исходном состоянии триггеры блокапамяти и блока управления выключены,а триггер 20 включен, Ввод информациии сдвиг ее из разряда в разряд блокапамяти происходят по заднему фронту 35импульса записи. При выводе информациииз блока 1 памяти сигналом Считывание" триггер 20 сбрасывается, элементИ 19 открывается и тактовые импульсы с генератора 21 поступают на счетный Т - вход первого тригера блоке управле-ния.В момент переключения триггераблока управления информаций переписывается из одного разРяда ь другой,триггеров блока памяти, дока не попадетв последний разряд триггеров 6 и О.На выходе элемента ИЛИ 18 появляется,сигнал "1 который включает триггер20, Элемент И 19 запйрается и подачатактовых импульсов на триггеры 13 и16 прекращается, при атом триггерыустанавливаются в нулевое состояние. 4Таким образом, блок 2 управленийработает только при выводе информации,а все остальное время его триггерынаходятся в выключенном состоянии ине переключаются. Это позволяет исключить случай искажения информации из-звсбоев в блоке, например при вводе,Кроме того, предлагаемое выполнениебуферного запоминающего устройствапозволяет сократить число триггеровблока управления, приходящихся на одинразряд,Форм ула изобре тения Буферное звпоминакзцее устройство,,содержащее формирователь сигналов,один из входов которого подключен квыходу тактового генератора другиевходы формирователя сигналов подключены к соответствующим информационнымвыходам блока памяти, триггеры, о т л ич а ю щ е е с я тем, что, с целью повышения быстродействия устройства, оносодержит первую и вторую группу элементов И, причем входь 1 элементов И первойгруппы подключены к соответствующимвыходам блока памяти, а выходы элементов И первой группы подключены кодним из входов соответствующих элементов И второй группы, элементы И второйгруппы последовательно соединены междусобой, причем выход последнего элементаИ второй группы является выходом устройства, а другой вход первого элементаИ второй группы подключен к одномуиз выходов формирователя сигналов, выход каждого другого элемента И второйгруппы подключен к другому входу последующего элемента И второй группы и кодному из входов соответствующего триггера - , другие входы триггеров подключены к другому вькоду формирователя, выходы триггеров подключены к соответствующим входам блока памяти.Источники информации,принятые во внимание при экспертизе.1, Авторское свидетельство СССРЪ 616654, кл. ( 11 С 19/00, 1978.2. Авторское свидетельство СССРпо заявке Ио 2795999/18-24кл. ( 11 С 19/00, 1979 (прототип),