Устройство управления

ОПИСАНИЕИЗОБРЕТЕНИЯК АВТОРСКОМУ СВИДЕТЕЛЬСТВУ Союз СоветскихСоциалистическихРеспублик оц 970368(22) Заявлено 24,02,81 (21) 3291500/18-24 И 1 М. Кп.з с присоединением заявки Мо -(23) Приоритет С 06 Р 9/22 Государственный комитет СССР по делам изобретений и открытийОпубликовано 301082. Бюллетень М 40 Дата опубликования описания 30,10. 82 531 УДК 681 325(54) УСТРОЙСТВО УПРАВЛЕНИЯ Ферв тро Изобретение относится к вычислительной технике и может быть использовано при разработке процессорбв широкого и специального назначения.Известны устройства управления,. имеющие регистровую память для оперативного доступа к данным, обладающие ограниченным быстродействием, обуслов- ленным необходимостью передачи результата обратно в регистровую память через промежуточный буферный регистр 1).Наиболее близким по технической. сущности к предлагаемому является устройство, содержащее сумматор, блок ввода, выход которого соединен с первым входом центрального коммутатора, первый выход которого соединен с входом блока вывода, и дешифратор управ- лянщих. сигналов, соединенный по вы- хну с входом блока переключения реестров, первый выход которого соединен с управляющим входом первого регистра, а второй выход подключен к управляющему входу второго регистра 23. 25Однако. необходимость предварительного запоминания результата в бу ном регистре перед его загрузкой один иэ регистров, уменьшает быс действие устройства. ЭЦ Цель изобретения . - повьааение быстродействияПоставленная цель достигается тем, что в устройство управления, содержащее блок переключения регистров, первый и второй входы которого че рез дешиФратор соединены с входом устройства, первый и второй выходы блока переключения регистров соединены с управляющими входами соответственно первого и второго основных регистров, выход входного регистра соединен с первым входом центрального коммутатора, первый выход которого соединен с входом выходного регистра, второй вход центрального коммутатора подключен к выходу сумматора, дополнительно введены два регистра и два коммутатора, причем выход первого дополнительного регистра подключен к первому информационному входу первого дополнительного коммутатора, выход которого соединен с первым входом сумматора, а выход второго дополнительного регистра соединен с первым информационным входом второго дополнительного коммутатора, выход которого подключен к второмувходу сумматора, второй выход центрального коммутатора подключен кинформационным входам первых и вторых дополнительных и основных регистров, выходы первого и второго основных регистров соединены с вторыми информационными входами соответ-ственно первого и второго дополнительных коммутаторов, управляющиевходы которых соединены с третьим ичетвертым выходами блока переключения регистров, пятый выход которого соединен с управляющим входомпервого дополнительного регистра, ашестой выход блока переключения регистров подключен к управляющему входу второго дополнительного регистра.Кроме того, блок переключения регистров содержит два счетных тригге)ра, элемент НЕ и шесть элементов И,причем первый вход первого элементаИ соединен с первым входом второгоэлемента И и с первым входом блока,второй вход первого элемента И соединен с вторым входом блока и черезэлемент НЕ с вторым входом второгоэлемента И, выход которого соединенс входом первого счетного триггераи с первыми входами третьего и четвертого элементов И, вторые входыкоторых соединены с соответствующимивыходами первого счетного триггера,выходы третьего и четвертого элементов И соединены соответственно с З 0вторым и шестым выходами блока, второй вход четвертого элемента И соединен с четвертым выходом блока, выходпервого элемента И соединен с входомвторого счетного триггера и с первыми 35входами пятого и шестого элементов И,вторые входы которых соединены с соответствующими выходами второго счетноготриггера, второй вход шестого элемента И соединен с третьим выходом блока 40выходы пятого и шестого элементов Исоединены соответственно с первым ипятым выходами блока,На чертеже показана структурнаяэлектрическая схема устройства. 45Устройство управления содержит,блок 1 переключения регистров, центральный коммутатор 2, соединенный свходным регистром 3 и выходным регистром 4, два основных регистра 5 и бдва дополнительных регистра 7 и 8два дополнительных коммутатора 9 и10, дешифратор 11 и сумматор 12,Блок 1 переключения регистров содержит два счетных триггера 13 и 14,шесть элементов И 15-20 и элементН 21.Устройство работает следующимобразом.Через. управляющий вход устройствав дешифратор 11 вводится код операции, реализуемой вычислительным устройством. Дешифратор 11 на своем выходе формирует управляющие сигналыдля всего устройства, которые поступают на входы блока 1. На первом 65 выходе дешифратора 11 формируется тактирующий сигнал, задающий время выполнения микрокоманды в устройстве, На втором выходе дешифратора 11 формируется сигнал записи результата. Этот сигнал выбирает регистр, в который должен быть помещен результат.В течение временис помощью счетных триггеров 13 и 14 в каждой из пар регистров 5, 7 и б, 8 выбирается ведущий и ведомый регистры.Так, если счетные триггеры 13 и 14 находятся в состоянии "0", из регистра 5 и регистра б считывается информация, по которой в сумматоре 12 формируется необходимая функция. Если счетные триггеры 13 и 14 нахо дятся в состоянии "1", то информация считывается из регистров 7 и 8.Считываемая из сумматора 12 информация через центральный коммутатор 2 записывается в один из регистров.Ведущие регистры через соответствующие коммутаторы 9 и 10 подключаются к одному из входов сумматора 12, Результат с выхода сумматора 12 через центральный коммутатор 2 записывается. в один из ведомых регистров. После выполнения операции в сумматоре 12 и записи его в один из ведомых регистров, позаднему фронту тактирующего сигнала происходит переход в другое состояние того триггера, по предыдущему состоянию которого. была осуществлена запись результата. В итоге, в Управляемой этим триггером паре регистров прй выполнении следующей операции ведущего и ведомого регистров меняются: ведущий регистр становится ведомым, а ведомый - ведущим, т.е. теперь операнд ,будет считываться из регистра, в котором на предыдущей операции был занесен. результат. Иначе говоря, в каждый момент времени в устройстве определяются "плавающие" рабочий и буферный регистры.Это позволяет осуществить так называемое однократное выполнение операций, при котором отсутствует необходимость выделения времени на запись результата в буферный регистр, что повышает быстродействие устройства.Формула изобретения1. Устройство управления, содержащее блок переключения регистров, первый и второй входы которого через дешифратор соединены с входом устройства, первый и второй выходы блока переключения регистров соединены с управляющими входами соответственно первого и второго основных регистров, выход входного регистра соединен с первым входом центрального ком970368 ВНИИПИ Заказ 8 Тираж 731 Подп мутатора, первый выход которого соединен с входом выходного регистра, второй вход центрального коммутатора подключен к выходу сумматора, о тл и ч а ю щ е е с я тем, что, с целью повышения быстродействия, в него дополнительно введены два регистра и два коммутатора, причем выход первого дополнительного регистра подключен к первому информационному входу дополнительного кошута тора, выход которого соединен с первым входом сумматора, а выход второго дополнительного регистра соединен с первым информационным входом второго дополнительного коммутатора,вы ход которого подключен к второму входу сумматора, второй выход центрального коммутатора подключен к информационным входам первых и вторых дополнительных и основных регистров, 2 О выходы первого и второго основных регистров. соединены с вторыми информационными входами соответственно первого и второго дополнительных коммутаторов, управляющие входы которых соединены с третьим и четвертым выходами блока переключения регистров, пятый выход которого соединен с управляющим входом первого дополнительного регистра, а шестой выход блока переключения регистров подключен к управляющему входу второго дополнительного регистра.2. Устройство по п.1, о т л и ч а ю щ е е с я тем, что блок переФилиал ППП "Патент",г, Ужгород, ул.Проектная,4 ключейия регистров содержит два счетных триггера, элемент НЕ и шесть элементов И, причем первый вход первогоэлемента И соединен с первым входомвторого элемента И и с первым входомблока, второй вход первого элементаИ соединен с вторым входом блока ичерез элемент НЕ с вторым входом второго элемента И, выход которого соединен с входом первого счетного триггера и с первыми входами третьегои четвертого элементов И, вторые.входы которых соединены с соответствующими выходами первого счетноготриггера, выходы третьего и четвертого элементов И соединены соответственно с вторым и шестым выходами блока,второй вход четвертого элемента Исоединен с четвертым выходом блока,выход первого элемента И соединен с входом второго счетного триггера и с первымн входами пятого и шестого элементов И,вторые входы которых соединеныс соответствующими выходами второгосчетного триггера, второй вход шестогоэлемента И соединен с третьим выходом блока, выходы пятого и шестогоэлементов И соединены соответст венно с первым и пятым выходами блока.Источники информации,принятые во внимание при экспертизе1. Авторское свидетельство СССРВ 302981, кл. С 06 Р 15/00, 1969.2. Патент ФРГ Ф 1499184,кл. С 06 Р 9/00, 1969 (прототип).