Отсчетно-измерительное устройство

и 746182 Союз СоветскихСоциапистичеснкхРеспублик ОПИСАНИЕ И ЗОБРЕТЕ Н ИЯ К АВТОРСКОМУ СВИДЕТЕЛЬСТВУ(22) Заявлено 15,02,78 (21) 2582820/18.21с присоединением заявки РЙ -(51)М, л,6 01 8 13(Зб6 01 Г 7/02 Государстввииый комитет ло делам иэооретеиий и открытий(54) ОТСЧЕТНО-ИЗМЕРИТЕЛЬНОЕ УСТРОЙСТВО 1Предлагаемое устройство относится к цифро.вой информационно-измерительной технике, может быть использовано при автоматизации разностных измерений в различных областях науки и техники.Известно устройство для определения разности двух импульсных последовательностей,содержащее реверсивный счетчик и схемы синхронизации, в котором реверснвный счетчикслужит в качестве двухканального интегратора10разности частот эталонного и информационногосигналов,В этом устройстве информация в реверсивном счетчике меняется с приходом каждогоимпульса, что делает невозможным снятие ре.15зультирующей информации.Известно отсчетно-измерительное устройство,содержащее два формирователя частотно-импуль.сных последовательностей, генератор тактовыхимпульсов, состоящий из задающего генерато.20ар и подключенного к его выходу шагового распределителя тактовых импульсовдва блока синхронизации, каждый из которых включает в себя запоминающий триггер, первым входом под 2ключеиный к выходу одного из формирователей частотно-импульсных последовательностей,и первую схему совпадения, одним из входовподключенную к выходу заноминатвщего триггера, а вторым входом - к первому управляющему выходу генератора тактовых импульсов,дискретный фильтр, состоящий из двух инверторов, входами подключенных к выходам пер.вых схем совпадения соответствующих блоковсинхронизации, двух схем совпадения, первымивходами подключенных к выходам инверторов,триггера вычитания с раздельными входами, сво.ими выходами подключенного ко вторым входам схем совпадения дискретного фильтра, иреверсивный счетный блок, входами подключен.ный к выходам схем совпадения дискретногофильтра,Это устройство малонадежно из-за сбоевпри одновременном поступлении входных им.пульсов.Цель изобретения - повышение надежностиустройства.Поставленная цель достигается тем, что визвестное отсчетно-измерительное устройство3введен логический блок, содержащий четыре схемы совпадения, три инвертора, триггер с раздельными входами, дифференциальную цечь и блок установки в исходное состояние, лри. чем первый вход первой схемы совпадения под ключен к третьему входу первой схемы совпа. дения первого блока синхронИзации и выходу первого формирователя частотнЫх импульсных последовательностей; выход первого инвертора подключен ко второму входу первой схемы совпадения и к первому входу второй схемы совпадения; выход второй схемы совпадения соединен с первым входом триггера вычитания дискретного фильтра; вход второго инвертора подключен к третьему входупервой схемы совпадения второго блока синхронизации, к выходу второго формирователя частотно-импульсных последовательностей и к первому входу третьей схемысовпадения, выход которой со. единен со входом первого инвертора; вход дифференцирующего звена подключен к выходу второго инвертора, а выход - ко второму входу третьей схемы совпадения; один из вхо. дов триггера с раздельными входами подклю. чен к выходу первой схемы совпадения, а выход триггера соединен с третьим входом треть. ей схемы совпадения; выход блока установки исходного состояния подключен ко второму входу триггера с раздельными входами и к первому входу четвертой схемы совпадения, выход которой соединен со вторым входом триггера вычитания дискретного фильтра, в к дый из блоков синхронизации введен триггер перезаписи, ггрвым входом подключенный к выходу первой схемы совпадения блока синхронизаций, а вторым входом соединенный с выходом запоминающего триггера, и вторая схема совпадения, первым входом подключенная к выходу триггера перезаписи, вторым входом соединенная со вторым управляющим выходом генератора тактовых импульсов, а выходом подключенная ко второму входу эа.Фпоминающего триггера, причем вторая схема совпадения йервого блока синхронизации выхо. дом подключена ко второму входу второй схемы совпадения логического блока, а вторая схема совпадения второго блока синхронизации выходом подключена ко второму входу четвертой схемы совпадения логического блока. 42, состоящий из двух инверторов 43 и 44, имеющих входы 45 и 46 и выходы 47 и 48, двухсхем совпадения 49 и 50, имеющих входы 51,52 и 53, 54, триггера вычитания 55, имеющеговходы 56 и 57 и выходы 58 и 59, реверсивный 15 счетный блок 60, имеющий входы 61 и 62, илогический блок 63, состоящий из первой схемы совпадения 64, имеющей входы 65, 66 ивыход 67, первого инвертора 68, имеющеговход 69 и выход 70, второй схемы совпадения 20 71, имеющей входы 72, 73 и выход 74, второго инвертора 75, имеющего вход 76 и выход 77, третьей схемы совпадения 78, имеющий входы 79, 80, 81 и выход 82, дифференцирующего звена 83, имеющего вход 84 и выход 85, триггера 86 с раздельными входами 87, 88 и выходом 89, блока установки исходного состояния 90, имеющего выход 91, и четвертой схемы совпадения 92, имеющей входы 93, 94 и выход 95..Принцип работы устройства заключается в следующем. Каждый входной импульс частотных последовательностей, формируемых формирователями 1, запоминается соответствующим триггером памяти 12 блоков синхронизации 11. Задающий генератор 5 через шаговый распределитель 6 разновременно опрашивает состояния триггеров памяти 12 и перезаписывает состояния на триггеры перезаписи 28 с помощью трехвходовой схемы совпадения 19, а также считывает состояния триггеров перезаписи 28 с помощью двухвходовых схем совпадения 35. На выходах 40 и 41 блоков синхронизации 11 формируют. ся синхронизированные с тактовыми импульса. ми шагового распределителя 6 последовательности импульсов постоянной длительности, равной интервалу между двумя соседними синхроимпульсами, которые поступают на входы дискретного фильтра 42, исключающего одиночно- чередующиеся входные импульсы и определяющего очередность поступления счетных импуль сов на входы 6 и 62 реверсивного счетного блока 60, на выходе которого представляется 25 30 аж 35 40 45 50 На чертеже представлена структурная злект. рическая схема предлагаемого устройства.Устройство содержит два формирователя частотных импульсных последовательностей 1, имеющих соответственно выходы 2 и 3, генератор тактовых импульсов 4, состоящий иэ задающего генератора 5 и подключенного к его выходу шагового распределителя тактовых импульсов 6 с выходами 7-10; два блока синв используемом коде результат срдянения частотных импульсных последовательностей с уче.том знака их разности. Логичсский блок 63устраняет неоднозначность исходного состояния 55 триггера вычитания 55 и устанавливает строгую очередность обработки информации, независимо 746182хронизации 11, каждый из когорых состоит иззапоминающего триггсра 1, имсюнего единия.ный вход 13 (14), нулевой вход 5 (16) иединичный выход 17 (18), первой схемы совпадения 19, имеющей вхсяы 20-2 (3 -5)и выход 26 (27), триггера перезаписи 8, име.ющего единичный вход 29 (30), нулевой вход31 (32) и единичный выход 33 (34), второйсхемы совпадения 35, имеющей входы 36 (37)10 и 38 (39) и выход 40 (41), дискретный фильтр15 5 74618 от цорядка постуццеция ее ца входы соответ. сгвующих формирователей частотных импульсных цослсдовательцостей 1.В исходном состояции трипер вычитания 55 запрещает прохождение импульсовчерез схему5 совцадецця 49 и разрецает прохождение импульсов через схему совпадения 50, В то же время триггер 86 разрешает прохождение через схему совпадения 78 импульса с дифференцирующего звена 83. В начале работы возможны два случая: первый импульс приходит с выхода 2 первого формирователя импульсных последователь. ностейили с выхода 3 второго формирователя импульсных последовательностей,ф 2 6гера 12 с задержкой во времени, опредсляемойпараметрами диффереццирующего звена 83,через инвертор 75, дифферецццрующее звено 83,схему совпадения 78, инвертор 68 и схему спадения 71 поступает на вход 57 триггера 55и устанавливает его в состояние, запрещающеепрохождение импульса через схему совпадения50 на вход реверсивного счетного блока 60.Одновременно этим же импульсом через схемусовпадения 64 триггер 86 перебрасывается всостояние, запрещающеепрохождение последу.ющих импульсов с дифференцирующего звена83 через схему совпадения 78. В дальнейшемсхема работает, как было описано в первомслучае.Отсчетно-измерительное устройство, содержащее два формирователя частотно-импульсных,по. следовательиостей, генератор тактовых импульсов, состоящий из задающего генератора и подключецного к его выходу шагового распределителя тактовых импульсов; два блока синхро. низации, каждый из которых включает в себя запоминающий триггер, первым входом подклю. ценный к выходу одного из формирователей частотно-импульсных последовательностей, и первую схему совпадения, одним из входов подключенную к выходу запоминающего триггера, а вторым входом- к первому управляющему выходу генератора тактовых импульсов, дискретный фильтр, состоящий из двух инверторов, входами подключенных к выходам первых схем совпадения соответствующих блоков синхронизации, двух схем совпадения, первыми входами подключенных к выходам инверторов, триггера вычитания с раздельными входами, своими выходами подключенного ко вторым входам схем совпадения дискретного фильтра, и реверсивный счетный блок, входами подключенный к выходам схем совпадения диск 1 стцо- го фильтра, о т л и ч а ю щ е е с я тем, что, с целью повышения надежности работы, в него введены логический блок, содержащий четыре схемы совпадения, три йнвертора, триггер с раздельными входами, дифференциальную цепь и блок установки в исходное состояние, причем первый вход первой схемы совпадеция подклюВ первом случае с приходом импульса запоминающий триггер 12 устанавливается в состояние, разрешающее прохождение синхроимпульса через схему совпадения 9, Одновременно этим же импульсом через схему совпадения 64 сбрасывается в нуль триггер 86, запрещая прохождение импульса через схему совпадения 78. С приходом первого синхроимпульса триггер перезаписи 28 разрешает прохождение второго синхроимпульса через схему. совпадения 35.25 В то же время первый синхроимпульс через инвертор 43 поступает на вход схемы совпадения 49. Однако, поскольку на второй вход этой схемы с триггера вычитания 55 поступает запрещающий сигнал, на вход 61 реверсивного счетного блока 60 импульс не проходит,Второй синхроимлульс через схемы совпа.дения 35 и 71 перебрасывает триггер 55 в состояние, разрешающее прохождение сигнала через схему совпадения 49 и запрещающее про 35 хождение сигнала через схему совпадения 50.С приходом следующего ил 4 пуль 1 с выхода 3 формирователя импульсных последовательностей 1 процесс прохождения сигнала по этому каналу аналогичен описанному выше, и происходит очередной переброс триггера вычитания, а на вход 62 реверсивного счетного блока сигнал не поступает. Таким образом, при пооче- редном приходе импульсных последовательнос-тей по двум каналам сигналы на входы 6145 и 62 реверсивного счетного блока 60 не поступают. Если же на какой.то из каналов пришло подряд два или более импульсов, то они попадают ца один из входов блока 60, так как с окончанием первого импульса,триггер вычи 50 тания 55 устанавливается в состояние, разрешающее прохождение импульсов соответствующего канала, и реверсивцый счетный блок 60 фиксирует разницу числа импульсов по двум ка-налам.55Во втором случае отсчет импульсных по-следовательцостсй начинается с выхода 3 формирователя 1. Прв цом первый импульс, по.ступающий ца вхл 1 ццомицающего триг. Предложенное устройство позволяет досто верно определять величину и знак разности. частотных импульсных последовательностей независимо от величины абсолютных значений частот входных импульсных последовательностей, обладает высокой надежностью в работе, определяемой исключением вероятности одновременного прихода счетных имдульсов на входы реверсивного счетного блока. Формула изобре тения8 746382 Тираж 801 Заказ 3925 ИИП дписнс Проектная, 4 илиал ППП "Патент", г. Уж 7чен к третьему входу первой схемы совпаде. ння первого блока синхронизации и выходу первого формирователя частотных импульсных последовательностей, выход первого инвертора подключен ко второму входу первой схемы совпадения и к первому входу второй схемы совпадения, выход второй схемы совпадения соединен с первым входом триггера вычитания дискретного фильтра, вход второго инвертора подключен к третьему входу первой схемы совпадения второго блока синхронизации, к выходу второго формирователя частотно-импульсных последовательностей и к первому входу третьей схемысовпадения, выход которой соединен со входом первого инвертора, вход дифференцирующего звена подключен к выходу второго инвертора, а выход - ко второму входу третьей схемы совпадения, один из входов триггера с раздельными входами подключен к выходу первой схемы совпадения, а выход триггера , соединен с третьим входом третьей схемы совпадения, выход блока установки исходного со. стояния подключен ко второму входу триггера с раздельными входами и к первому входучетвертой схемы совпадения, выход которойсоединен со вторым входом триггера вычитания дискретного фильтра; кроме того, в каж.дый из блоков синхронизации введен триггерперезаписи, первым входом подключенный квыходу первой схемы совпадения блока синхро.низации, а вТорым входом соединенный с вы О ходом запоминающего триггера, и вторая схемасовпадения, первым входом подключенная к выходу триггера перезаписи, вторым входом соединенная со вторым управляющим выходомгенератора тактовых импульсов, а выходом под З ключенная ко второму входу запоминающеготриггера, причем вторая схема совпадения первого блока синхронизации выходом подключенако второму входу второй схемы совпадениялогического блока, а вторая схема совпадения 2 О второго блока синхронизации выходом подключена ко второму входу четвертой схемы совпадения логичвского блока,