Цифровой компаратор

(21) 2884951/18-24)М, Кл. 05 В 11/26 аударствекый комнт СССР о делам иэобретенкк.82. Бюллетень йвя описания 23 А 5.82 откр ытк) Авторизобретен И. Овчаренко Марьковский ордена Ленина политехим. В И. Ленина(7) Заявител ческий институ 4) ЦИФРО КОМПАРРТОР рез стр йст еагир я и о ои(6 ) Дополнительное к(22)Заявлено 18,02. присоединением заявки РЙ23) Приоритет Изобретение относится к цифровому регулированию параметров технологических процессов и может быть ис"пользовано для высокоточной стабилизации параметров, например, скорости электродвигателей.Известны цифровые компараторы, содержащие реверсивный счетчик, вы ходы которого соединены с входами схем блокировки, а входы че схему управления - с входами у о ва Г 13 и 2Известные устройства р уют на. разность частот задани братной связи.Цель изобретения - расширение функциональных возможностей устр ства, .Эта цель достигается тем, что в " устройство введены последовательно соединенные третий В 5-триггер, третий элемент И, а также последовательно соединенные, блок кодовых вентилей и вычитающий счетчик вы 2ход которого подключен к входу дешифратора, соединенного выходом с первым входом третьего Ю-триггера, второй вход которого соединен с шиной опорной частоты, второй вход вы, читающего счетчика соединен с выходом третьего элемента И, второй вход которого подключен к выходу генератора импульсов, первый вход блока кодовых вентилей соединен с прямым выходом реверсивного счетчика и является выходом компаратора, а второй вход - с шиной опорной частоты.На чертеже приведена функциональная схема цифрового компаратора.Устройство содержит Й 5-триггеры 1,2 и 3, элементы И 4,5 и 6, генератор 7 стабильной частоты Го, вычитающий счетчик 8, дешифратор нуля 9, реверсивный счетчик 10, блок 11 кодовых вентилей, схемы блокиров" ки 12 и 13, Входами устройства являются шины опорной частоты Г и час- оя0243 4схемами блокировки 12 и 13 , запирающими соответственно элементы И 5 или И 6. Таким образом осуществляется блокировка компаратора от оп рокидывания и ограничение его выходной величины,Формула изобретения 1 О 15 26 3 93готы обратной связи ГВыходом устройства являются прямые выходы реверсивного счетчика 10.Работа устройства заключается вследующем,Очередной импульс Густанавливает триггеры 1,2 и 3 в единичное состояние и открывает кодовые вентили 11. Тем самым код счетчика 10 переписывается в счетчик 8, Посколькутриггеры 2 и 3 находлтся в единичном состоянии, то элементы И 5 и 6оказываются закрытыми. Элемент жеИ 4 открыт, и импульсы Г генератора7 поступают на вход вычитания счетчика 8, уменьшая его содержимое. Приобнулении счетчика 8, Фиксируемогодешифратором 9, триггеры 1 и 3 устанавливаются в нулевое состояние. Если в рассматриваемом цикле Фазовыйсдвиг между импульсами и осталсятаким же, как и в предыдущем цикле,то момент обнуления счетчика 8 сов.падает с моментом поступления импульса Грс, устанавливающего триггер 2 внулевое состояние. Это означает,что в условиях постоянства фазовогосдвига между импульсами Гр и Грс элементы И 5 и 6 все время остаютсл закрытыми и содержимое счетчика 10 неизменлется.Бсли же Фазовый сдвиг изменился,то обнуление счетчика 8 во временине совпадает с поступлением импульса Грс. В этом случае триггеры 1 и 3устанавливаются в нулевое состояние раньше (при увеличении фазовогосдвига) или позже (при уменьшенииФазового сдвига), чем триггер 2. Этоозначает, что элемент И 6 (при уменьшении фазового сдвига) или элементИ 5 (при увеличении его) оказываются открытыми на время, равное приращению Фазового сдвига в текущем цикле по сравнению с предыдущим. Такимобразом на соответствующий вход реверсивного счетчика 10 от генератора7 поступает число импульсов, пропорциональное указанному приращению,Следовательно, цифровой компараторотрабатывает рассогласования за одинпериод сравниваемых частот.В режиме длительных или большихрассогласований, когда за один период частоты Гоп не поступает ни одногоимпульса Гр (или наоборот), наступае либо полное заполнение счетчика1 О, либо его обнуление. Эти крайниесостояния счетчика 10 фиксируются Цифровой компаратор содержащий два Й 5-триггера, прямой выход каждого из которых подключен к первому входу соответствующего элемента И, а инверсный выход - перекрестно к второму входу элементов И,выходы которых подключены к входам реверсивного счетчика,прямой и инверсный выходы которого соединены с входами соответствующих элементов блокировки, выход каждого из которых подключен ктретьему входу соответствующегоэлемента И, четвертый вход каждогоиз которых подключен в выходу генератора импульс ж, причем первые входы В 5-триггеров, подключены к шинеопорной частоты, а вторые входык выходам соответственно частотногодатчика скорости и дешифратора, о тл и ч а ю щ и й с я тем, что. сцелью расширения функциональных возможностей, в него введены последовательно соединенные третий В 5-триггер, третий элемент И, а также последовательно соединенные блок кодо 35вых вентилей и вычитающий счетчик,выход которого подключен к входудешифратора, соединенного выходомс первым входом третьего В 5-триггера, второй вход которого соединенс шиной опорной частоты, второйвход вычитающего счетчика соединенс выходом третьего элемента И, второй вход которого подключен к выходугенератора импульсов, первый входблока кодовых вентилей соединен спрямым выходом реверсивного счетчикаи является выходом компаратора, авторой вход .- с шиной опорной частоты.50Источники информации,принятые во внимание при экспертизе1, йартяшин А, И, и др, Преобразователи электрических параметровдлл систем контроля и измерения. М"Энергия", 1976, с. 231-256,2. Авторское свидсгельство СССРйо заявке Мф 2814403/18-24, 1980 (прототип),оставитель В. Гри ехред Л Пекарь 08 Подпис енного комитета СССР ретений и открытийЖРауаская наб., д Тиражсударстлам изобосква,