Операционный блок

Номер патента: 1352624

Опубликовано: 15.11.1987

Авторы: Вилинский, Гроль, Журбенко, Иванов, Карачун, Романкевич, Старовойт

МПК: G06F 11/30

Метки: блоков, логических

...также подачу по заранее определенным контактам детерминированной испытательной последовательности.но существенно только при поступлении тактового сигнала, стробирующего занесение информации с "парафазных" входных контактов в объект контроля,Введение режима парафазности обеспечивает возможность проверки блоков, содержащих, например, тактируемые КБ-триггеры, для которых наличие одинаковых сигналов на К и Б-входах в момент снятия тактового сигнала приводит к неопределенному сосостоянию выхода триггера.Отработка режима парафазности происходит в два цикла. В первом цик. ле режима совпадения единичного признака псевдослучайности (ПС=1) по второму выходу блока 11 памяти и признака парафазности (ПФ = 1) по второму выходу блока 3 памяти приво....

Номер патента: 862150

Опубликовано: 07.09.1981

Авторы: Дудыкевич, Максимович

МПК: G06G 7/18

Метки: дифференцирования, сигналов, частотно-импульсных

...первым выходом 20 блока 18, а второй вход элемента ИЛИ 39 соединен с выходом элемента 40 задержки. Элемент 40 задержки подключен входом к выходу элемента И 35, к второму выходу 21 блока 18 и к входу триггера 43. Триггер 43 соединен первым выходом с вторым входом элемента И 34, выход которого является пятым выходом 27 блока 18. Выходы элемента И 33, элемента ИЛИ. 37, элемента И 32 и инвертора 41 являются соответственно третьим, четвертым, седьмюм и восьмым выходами 22-30 блока 18, а выходы триггера 43 являются выходны(с ) т а 2.Й,8 5Счетчики 1 и 3, группа элементовИ 5 и элемент ИЛИ 8 образуют первыйдвоичный умножитель (в котором счетчик 1 выполняет роль управляющего 1 О счетчика),.а счетчик 3 - роль делителя частоты, частота...

Номер патента: 1495992

Опубликовано: 23.07.1989

Авторы: Бурахин, Канунников, Колесниченко, Константинов, Покатаев, Флоров

МПК: H03M 1/24

Метки: код, перемещения

...достигается за счет того, что ири нахождении металлического поплавка 3 в пределах 19 уровней сигнал с фазой Оо появляется только на нечетных входах коммутатора и на выходе элемента ИСКЛЮЧАЮЩЕЕ ИЛИ 12 в это время имеется уровень логического 0, В пределах остальных уровней сигнал с фазой 0 имеется только на четных входах коммутатора 4, на выходе элемента ИСКЛЮЧАЮЩЕЕ ИЛИ 12 - уровень логической "1". Бит признака положения ме-. таллического поплавка 3 позволяет увеличить количество измеренных дискретных отсчетов. В течение одного цикла опроса на выходе порогового элемента 42 могут появиться три либо два импульса (сигналы на трех или двух выходах датчика 2 перемещений) .При появлении кода 000 .на выходе счетчика 36 (коммутируегся...

Номер патента: 1730724

Опубликовано: 30.04.1992

Авторы: Куликов, Семенов

МПК: H03M 3/04, H03M 7/30, H04N 7/13

Метки: изображения, кодер, сигнала

...содержит первый 12 и второй 13 дешифраторы, первый 14 и второй 15 блоки коммутации, первые выходы которых подключены соответственно к первым и вторым информационным входам блока 16 кодирования, выход которого является выходом кодера,Аналого-цифровой п реобразователь (АЦП) 1 выполнен по известной схеме параллельного аналого-цифрового преобразователя с кодирующей логикой на постоянной памяти, В блоке 2 множителей каждый элемент умножается на 1/и. Блок 2 может быть 5 реализован на п ППЗУ, на каждый из которых поступает один элемент хь В ППЗУ, в соответствии с зашитой программой умножения производится умножение х на 1/и, С целью повышения точности умножения 10 блок 2 может быть реализован на О-регистрах и нескольких схемах суммирования,...

Номер патента: 781840

Опубликовано: 23.11.1980

Авторы: Белецкий, Кулик, Мазарчук, Рыбченко

МПК: G06G 7/44

Метки: дифференциальных, производных, решения, уравнений, частных

...вход которого и вход ре- З 5 гистра соединены со вторым выходом блока 9 памяти, выход счетчика соединен со входом дешифратора адреса, выход которого соединен с третьим входом блока 9 памяти, выход регистра 4 О соединен со входом дешифратора операции, выход которого соединен с третьим входом блока 6 ключей, с третьим входом функционального преобразователя 7 и со вторым входом цифрового вычисли-. тельного блока 8.При решении дифференциальных уравнений в частных производных блок 10 управления реализует следующие операции: ввод информации в аналоговый процессор 4, съем информации из аналогового процессора 4 и совместная работа с цифровым вычислительным блоком 8, Реализация этих операций осуществляется с помощью подпрограмм, хранимых в...