Устройство интегрального приема дискретных сигналов

ОП ИСАНИЕИЗОБРЕТЕНИЯК АВТОРСКОМУ СВИДЕТЕЛЬСТВУ Союз СоветскихСоциалистическихРеспублик(5)М; Кл.Н 045/02 НО 4 в ООО 3 аеудвретееииый кеяитет СССР ив делая иаебретеиий и открытий) Приоритет Опубликовано 30. 11. 81, Бюллетень М Дата опубликования описанкя 30.11.8(72) Авторы изобретения А. Гриневич и С. П. Курзин П. Чепик итут связиК енинградский электротехнический ин им. проф. М. А. Бонч-Бруевича тель(54) УСТРОЙСТВО ИНТЕГРАЛЬНОГО ПРИЕМА ДИСКРЕТСИГНАЛОВ к интегр атор,объединен сфронтов принОднако изтаточно пом вестное у ехоустойчи ство н с оме Цель изобретенихоустойчивости уст Для достиженияв устройство введе я - повышение пройства,поставленной целины блок синхрониэам и отрицательнымемент ИЛИ и дваом входы блока синции по положительнь ронтам, второй эл лемента И при эт Изобретение относится к радиотехнике и может. использоваться для приема (регистрации) дискретных сигналов при реализации технических средств систем связи.Известно устройство интегрального приема дискретных сигналов, содержащее последовательно соединенные блок выделения фронтов принимаемых посыло первый элемент ИЛИ и блок синхронизации принимаемых посылок, а также при этом вход интеграторавходом блока выделенияимаемых посылок. 11,хронизации по положительным и о цательным фронтам соединены соответственно с выходами блока выделения фронтов принимаемых посьцток, а выходы блока синхронизации по положительным и отрицательным фронтам через второй элемент ИЛИ подключены к первым входам элементов И, вторые входы которых соединены соответственно с двумя противофазными выходами блока синхронизации принимаемых посылок, а выходы элементов И .подключены к соответствующим входам управления интегратора.На чертеже представлена структурная электрическая схема предлагаемогб устройстваУстройство интегрального приемадискретных сигналов содержит блок 1 выделения фронтор принимаемых посылок,включающий в себя блок 2 выделения фронтов положительных посылок и блок 203 выделения фронтов, отрицательных посылок; первый и второй элементы ИЛИ 4 и 5, два элемента И 6 и 7, интегратор 8, блок 9 синхронизации принима-,3 8862 емых посылок и блок 10 синхронизации по положительным и отрицательным фронтам включающий в себя блок 1 синхронизации положительных фронтов и блок 12 синхронизации отрицательных фронтов .Устройство работает следующим образом.Пусть работа идет при укороченной . преобладаниями положительной посылке О и удлиненной отрицательной посылке. Эти посылки, кроме преобладаний,могут иметь дополнительные случайные краевые искажения. Последовательность принимаемых посыпок поступает на входы 5 блокаи на вход интегратора 8, С выхода блока 2 фронты поступают на вход блока 11 и воздействуют нанего так, что на выходе образуется непрерывная3последовательность синхроимпульсов с периодом Тофаза которых совпадает со средней фазой положительных фрон тов. Эта последовательность является устойчивой, так как блок 11 обладает свойством усреднения. С выхода блока 3 выделенные отрицательные фронты поступают на вход блока 12, на выходе которого образуется также непрерывная последовательность синхроимпульсов.30Выходы обоих блоков 11 и 12 объединяются во втором элементе ИЛИ 5, На вход блока 9 постугают как положительные, так и отрицательнйе фронты, объединенные первым элементом ИЛИ 4. Блок 9 на своем приемном выходе гене 35 рирует последовательность прямоугольных импульсов длительностью 1/2 с периодом Т, фаза этой последовательности совпадает со средней фазой положительных и отрицательных фронтов, т. е.40 располагается между ними. Такая фаза соответствует фазе неискаженных посылок.Импульсы дпительностью 1/2 Тс с выходов блока 9 используются как пье 45 дестал-импульсы для коротких импульсов свыхода второго элемента ИЛИ 5. В результате логического умножения импульсов в элементе. И 6 на его выходеобразуется последовательность50 коротких импульсов, фаза которых сов.падает с фазой последовательности на выходе блока 1 со средней фазой фронтов, определяющих момент начала интегрирования.55А в результате логиче кого умножения импульсов в .лмс. нтг И 7 на его 8 г 4выходе образуется последовательность,используемая для определения моментаокончания интегрирования посылки,Таким образом, предлагаемое устройство вырабатывает импульсы, определяющие начало и конец интегрирования, причем период интегрирования Тинт,оказывается равным средней длительно -сти укороченной преобладаниями посылки.Следовательно, обеспечивается техническое решение задачи выделенияпериода интегрирования, зависящегоот величины постоянных и медленно меняющихся искажений посылок, что исоздает положительный эффект увеличения помехоустойчивости регистрацииимпульсов.Формула изобретенияУстройство интегрального приема дИскретных сигналов, содержащее последовательно соединенные блок выделения фронтов принимаемых посылок, первый элемент ИЛИ и блок синхронизации принимаемых посылок, а также интегратор, при этом вход интегратора объединен с входом блока выделения фронтов цри. - . нимаемых посылок, о т л и ч а ю,щ ее с я тем, что, с целью повышения помехоустойчивости, в него введены блок синхронизации по положительным и отрицательным фронтам, второй элемент ИЛИ и два элемента И, при этом входы блока синхронизации по положительным и отрицательным фронтам соединены соответственно с выходами блока выделения фронтов принимаемых посылок, а выходы блока синхронизации по положительным и отрицательным фронтам через второй элемент ИЛИ подключены к первым входам элементов И, вторые входы которых соединены соответственно с двумя противофазными выходами блока синхронизации принимаемых посылок, а выходы элементов И подключены к соответствующим входам управления интегратора.Источники информации принятые во внимание при экспертизе. Теория и техника передачи данных и телеграфия, Под реп. Л. П. Пуртова, 1973, с. 150, 156, рис. 4,1, 4. 3./5 иал ППП "Патент", г. ужгород, ул ектная едактор Л.аказ 10572/ Тираж 701 ВНИИПИ Государственного к по делам изобретений и 3035, Москва, Ж, РаушскПодпнс ноетета СССРкрытийнаб д.