Вычислительный узел сеточной модели для решения дифференциальных уравнений в частных производных
Похожие патенты | МПК / Метки | Текст | Заявка | Код ссылки
Номер патента: 883913
Авторы: Камаев, Коломийцев, Санько, Френкель
Текст
(61) Дополнительное к авт. сеид-ву(22) Заявлено 299380. (21)2898777/18-24с присоединением заявки МУ(23) Приоритет Соег Соаетскм Социалист ическиа Республикоц 883913 Р 1)м 1(з 6 Об Г 15/32 Гесуяярстеенкмя квинтет СССР яе Ааваи кзебретеняй я открытийДата опубликования описания 2311,81(72) Лвторыизобретения Р.Н.Камаев, Ю.НКоломийцев, И.Ъ.френкель к Ю,М.Санько Куйбышевский политехнический институт км.В.В.Куйбышева(54) ВЫЧИСЛИТЕЛЬНЫЙ УЗЕЛ СЕТОЧНОЙ МОДЕЛИ ДЛЯ РЕШЕНИЯ ДИФФЕРЕНЦИАЛЬНЫХ УРАВНЕНИЙ В ЧАСТНЫХ ПЭОИЗВОДНЫК 1Изобретение относитсяк области вычислительной техники н предназначено для моделирования уравнений в ф частных производных, в частности ти- . па теплопроводности.Известны вычислктелъные узлы сеточных моделей 13 .Оцнако известные устройства отличаются сложностью конструкции и ограниченным быстродействием, что обус .ловлено последовательным выполнением вычислительных и логических операций;Наиболее близким по технической сущности к изобретению является вычислительный узел цифровой модели- ,И сетки для решения дифференциальных уравнений в частных производных, содержащий многовходовой сумматор, входы которого соединены с информа цнонными входами узла, регистр сдви га, управляющий вход и последовательный выход которого соединены соответственно с первым управляюцим входом узла и элемента И, группу элементов И, входы и выходы которых сое динены соответственно с выходом регистра сдвига, входом к выходом узла, а вторые входы элементов группы элементов И соединены с третьим управляющим входом узла, блок умноже ния, последовательный вход, параллельные входы и выход которого соединены соответственно с выходом многовходового сумматора; с кодовыми входами узла и последовательным входом регистра сдвига 2.НедОстаткамн устройства являются сложность конструкции узла и моделей на его основе, особенно много.- мерных, болъшив затраты времени при моделировании, обусловленные последовательным выполнением арифметических и логических операций в процессе счета, сложность обеспечения устойчивости решения вследствие возникновения гонок в комбинацкокных цифровых вкщвлях с обратньвщ связями, особенно в многомерном случае, необходкмость существенных изменений не только в связях, но и в кочструкцки блоков при изменении разности задачи и моделирование только с постоянным равномерным шагом дискретизации.В результате этого резко сужается область применения и эксплуатационные качества известного устройства.Цель изобретения - повыаенив быстродействия и расширение класса ре883913 Составитель В.Аедоницкий.Техред Е.баритончик КЬрректор Н.Швьщкая Редактор В.Еремеева Заказ 10233/74 Тираж 748 Подписное ВНИИПИ Государственного комитета СССР по делам изобретений и открытий 13035, Москва, Ж, Раушская наб., д.4/5филиал ППП "Патентф, г.ужгород, ул.Проектная,4 аналоговых преобразователей, аналоговые входы циФроаналоговых преобразователей группы являются соответ"ствующимн информационными входамивычислительного узла, выходы цифроаналоговых преобразователей группысоединены с соответствующими входамигруппы входов многовходового сумматора, выход которого является выходомвычислительного узла, о т л и ч а ющ и й с я тем, что, с целью повышения быстродействия и расширения класса решаемых функций за счет воэможности моделирования с произвольнымшагом дискретизации, в него введеныблок регистров и блок задания констант, выход которого соединен со входом многовходового сумматора, авход блока задания констант подключен к выходу блока регистров, груп-.па выходов которого соединена с цифровыми входами соответствующих цифроаналоговых преобразователей группы, вход блока регистров являетсяуправляющим цифровым входом вычислительного узла. Источники информации,принятые во внимание при экспертизе1. Авторское свидетельство СССРВ 510925, кл. 6 06 С 7/48, 1976.2 Авторское свидетельство СССРВ 608165, кл. 0.06 Г 15/321978
СмотретьЗаявка
2898777, 20.03.1980
КУЙБЫШЕВСКИЙ ПОЛИТЕХНИЧЕСКИЙ ИНСТИТУТ ИМ. В. В. КУЙБЫШЕВА
КАМАЕВ ЮРИЙ ПЕТРОВИЧ, КОЛОМИЙЦЕВ ЮРИЙ НИКОЛАЕВИЧ, ФРЕНКЕЛЬ ИГОРЬ АЛЕКСАНДРОВИЧ, САНЬКО ЮРИЙ МАКСИМОВИЧ
МПК / Метки
МПК: G06F 15/32
Метки: вычислительный, дифференциальных, модели, производных, решения, сеточной, узел, уравнений, частных
Опубликовано: 23.11.1981
Код ссылки
<a href="https://patents.su/3-883913-vychislitelnyjj-uzel-setochnojj-modeli-dlya-resheniya-differencialnykh-uravnenijj-v-chastnykh-proizvodnykh.html" target="_blank" rel="follow" title="База патентов СССР">Вычислительный узел сеточной модели для решения дифференциальных уравнений в частных производных</a>
Измерительный преобразователь средневыпрямленного значения напряжения
Номер патента: 622016
Опубликовано: 30.08.1978
Авторы: Волынский, Капиев, Нечаев
МПК: G01R 19/22
Метки: значения, измерительный, средневыпрямленного
...одного из логических элементов И, а выход логического элемента ИЛИ подключен к второму входу другого логического элемента И.622016 Формула изобретения Составитель В. Ваганов Техред Н. Рыбкина Корректор Н. федорова Редактор А, Купрякова Заказ 1824/12 Изд. Мо 608 Тираж 1080 НПО Государственного комитета Совета Министров СССР по делам изобретений и открытий 113035, Москва, Ж, Раушская наб., д, 4/5Подписное Типография, пр, Сапунова, 2 менты И, первый 10 и второй 11 счетчики,вычислительное устройство 12.Преобразователь работает следующимобразом,При подаче соответственно входного и инвертированного входного напряжений напервые входы компараторов 3 и 4 и сигнала с генератора 2 на вторые входы компараторов на выходе логического элементаИЛИ 5...
Матричное устройство для решения уравнений в частных производных
Номер патента: 1302276
Опубликовано: 07.04.1987
Авторы: Золотовский, Коробков
МПК: G06F 7/64
Метки: матричное, производных, решения, уравнений, частных
...пять тактов старший разряд Ц к поступает на блок 2 г,куда на другйе входы поступают. величины с сумматора 3 соседних ячеек.Аналогично через пять тактов формируется величина Ц на выходе суммаггктора 3 и т.д. до последнего блока2 ш и сумматора Зш, где формируетсявеличина Ц. Если ш итерации недостаточно, то полученное значение можновновь запускать на первый блок 2 прииусловии, что ш - , в противном случае необходимо полученное на выходезначение 11задержать до прохождения всех и разрядов через блок 2и сумматор 31, При достижении требуемого числа итерации вычисления заканчиваются,На фиг. 2 приведена схема дифференцирующего устройства и сумматора,работающих в избыточной системесчисления,Блок 2 работает следующим образом,Узлы памяти таблицы...
Дисплейный процессор
Номер патента: 1292031
Опубликовано: 23.02.1987
Авторы: Блох, Горбачев, Иоффе, Петров, Петрова, Хорин
МПК: G09G 1/16
Метки: дисплейный, процессор
...выполнены на микросхемах К 589 АП 16, которые являются параллельными двухнаправленными Формирователями сигналов для управления магистралями (шинами) в цифровых вычислительных устройствах и представляют собой четырехканальные коммутаторы, имеющие в каждом канале одну шину только для приема, информации, одну шину только для выдачи и одну двухнаправленную шину для 1приема и выдачи информации. Видеосумматор 33 (фиг. 2) содержит регистр43 для приема и передачи информациив параллельном коде, регистр 44 сдвига для приема инФормации в параллельном коде и передачи этой информации в последовательном коде, регистр 45 для хранения информации о цвете Фона экрана, регистр 46 для хранения информации о цвете символа, выводимого в данный момент на...
Дистанционный измерителб уровней ионизирующего излучения
Номер патента: 211681
Опубликовано: 01.01.1968
Авторы: Бирюков, Климов, Немировский
МПК: G01T 1/172
Метки: дистанционный, излучения, измерителб, ионизирующего, уровней
...однозначными плечами триггеров 10 и выходом 7, соединенным с корпусом через резистор 11. Напряжения, снимаемые с промежуточных выходов 12, образованных однозначными плечами триггеров 10, являются информацией о величине измеренного уровня ионизирующего излучения, представленной в параллельном виде в двоичном коде. При этом количество ступенек формирователя определяется требуемой точностью определения величины уровня ионизирующего излучения.Промежуточные выходы 12 формирователя 8 соединены с соответствующими входами схем И 18, подключенных своими вторыми входами к выходу пороговой схемы 4 (превышения). В зависимости от появления сигнала на этом выходе схемы И пропускают сигналы выходов 12 на вход модулятора 14, модулирующего несущую...
420869
Номер патента: 420869
Опубликовано: 25.03.1974
Авторы: Виханский, Зуокас, Изобретени, Казаков, Коршунов, Криштул, Пилипчук, Смирнов, Хелимский, Шульский
МПК: G01B 7/287, G01B 7/30
Метки: 420869
...14, 15, 16 и 17 и с нормально открытыми контактами 18 и 19; усилители-ограничители 20, 21, 22 и 23, триггеры 24 и 25; удвоители частоты импульсов 26 и 2 и сумматор 28.Прибор работает следующим образом.Сигналы датчиков 1 и 2 поступают на соответствующие формирователи 3 и 4 и далее на делители частоты 5 и 6, откуда после деления в соответствии с числителем и знаменателем передаточного отношения контролируемой передачи подаются а фазометр 7, где происходит сравнение сигналов по фазе и выделение сигнала фазового рассогласования, который фиксируется регистратором 8. Сигналы поступают на усилители-ограничители формирователя 3 или 4 через нормально закрытые контакты коммутатора 9. Усилители-ограничители выделяют прямоугольные сигналы,...
Предыдущий патент: Устройство для обнаружения неисправностей
Следующий патент: Корреляционное устройство для определения времени задержки
Случайный патент: Автоматический клиноременный вариатор скорости