Импульсная линия задержки

Союз СоветскихСоциалистическихреспублик О П И С А.Н И ЕИЗОБРЕТЕН ИЯК АВТОРСКОМУ СВКДЕТЕЛЬСТВУ(22) Заявлено 29,1 279 (2 ) 28 б 0278/8-21с присоединением заявки Медо делам изобретений н открытий(7) Заявитель ИМПУЛЬСНАЯ ЛИНИЯ ЗАДЕРЖКИ насыщенного ежима всех тран и и нестабильна истор ботаячейнии з еходых процесс предлагаемого и тени Изобретейие относится к электронной импульсной технике,. а именно к дискретным устройствам задержки импульсных сигналов, и может найти применение в вычислительной технике, в средствах автоматики и связи.Известны устройства задержки, содержащие реактивный элемент(КС- илн С-цепь), выходное фиксирующее устройство0Однако известные устройства имеютнедостаточную стабильность и значительное потребление энергии.Наиболее близкими по технической сущности к предлагаемому изобретению являются известные импульсные линии задержки,ячейки которых выполнены на основе времязадающей ВС-цепи и последующего транзисторного ключа в качестве выходного устройства 121.Однако известные импульсные линии задержки имеют такие недостатки, как максимальное потребление тока от источника в исходном состоянии из-за линии при времени задержки Т и, соизмеримом с временем и увеличение длительности задержки ячейки при сохранении уровней ее нестабильности времени задержки и энергопотребления.Указанная цель достигается тем, что в известной импульсной линии задержки, состоящей из входного каскада и однотипных задерживающих ячеек, соединенных последовательно и содержащих ключевой каскад, состоящий из транзистора, нагруэочного резистора и резистора в цепи смещения входа транзистора по питанию, и накопительного конденсатора, одна обкладка которого подсоединена к входу транзистора ключевого каскада, в ячейку введен каскад повторителя напряжения, состоящий из нагрузочного ре 86672О 20 5 Э 5 Формула изобретения знстора и транзистора, вход которо го подсоединен между выходом транзистора и нагрузочного резистора ключевого каскада предыдущей ячейки,а между выходом транзистора и нагрузочным резистором повторителя подсоединена другая обкладка конденсатора.На фиг, 1 представлена принципиальная электрическая схема однотиповой ячейки импульсной линии задержки; на фиг. 2 " экспериментальныевременные диаграммы, снятые с экрана двухлучевого осциллографа.Импульсная линия задержки состоитиз входного каскада, содержащеготранзистор 1, нагрузочный. резистор2 н резистор 3 в цепи смещения базытранзисторапо питанию +ЕК, нескольких одн.типных задерживающих ячеек4 и 5, каждая из которых состоит изкаскада повторителя напряжения, содержащего транзистор 6 и нагрузочныйрезистор 7, накопительного конденсатора 8 и ключевого каскада, содержащего транзистор 9, нагрузочный резистор 10 и резистор 11 в цепи смещениябазы транзистора 9 по питанию. Линиязадержки выполнена на биполярных транэисторах и-р-и структуры, так как всилу известных технологических особенностей транзисторы современных интегральных схем имеют, как правило,структуру о"р-и типа,На фиг. 2 график 1 изображает временную диаграмму изменения напряжения ОВ(С) входного импульса, график 2 - временную диаграмму изменениянапряжения ОВ (С) на выходе транзистора 1, график 3 - временную диаграмму изменения напряжения О(й) набазе транзистора 9, график 4 - временную диаграмму изменения иапряже"ния Ок 9(й) на выходе транзистора 9.В исходном состоянии транзисторы 1и 9 насыщены (открыты) за счет токов,протекающих в резисторах 3 и 11, транзистор 6 закрыт н конденсатор 8 разряжен. Входной импульс отрицательнойполярности закрывает транзистор 1, врезультате чего на вход транзистора 6поступает импульс положительной полярности с амплитудой д Е, Транзистор 6 открывается и начинается зарядконденсатора 8 до напряжения Е 1 черезвход насыщенного транзистора 9. Приэтом транзистор 9 еще больше насыщается, но состояние последующих каскадов линии не изменяется. По окончании входного импульса транзистор 1возвращается в открытое состояние, атранзистор 6 - в закрытое состояниеи конденсатор 8 оказывается приложенным правой обкладкой, имеющей отрицательный потенциал, к входу транзистора 9. В результате этого транзистор 9закрывается и начинается разряд конденсатора 8 через резисторы 7 и 11.В течение времени разряда конденсатора 8 транзистор 9 закрыт, что приводит к открыванию каскада повторителя напряжения и к заряду конденсатора следующей ячейки 5. Как только напряжение О, (график 3) станет положительным, открывается транзистор 9и заряженный конденсатор ячейки 5 закроет каскад ключа этой ячейки. Далеепроцессы повторяются. В результатепередний фронт входного импульса оказывается задержанным в каждой ячейкена время разряда конденсатора,Введение в каждую времязадающуюячейку нового для ее схемы каскадаповторителя напряжения подключениеодной (левой на фиг. ) иэ обкладокконденсатора к выходу повторителя выгодно отличает предлагаемую импульо-ную линию задержки от известного уст-,ройства, так как увеличивает времязадержки каждой ячейки Тд "Сц(Й ++ Й ) эа счет значения резистора Й,который не повьппает существующиеуровни нестабильности времени задержки (значения С и Й не увеличиваются) и энергопотребления (каскад повторителя в исходном состоянии закрыт). Кроме того, стало возможнымплавное регулирование времени задержки ячейки при использовании переменного резистора 7.Технико-экономическая эффективность данного устройства заключаетсяв том, что при фиксации длительностизадержки всей линии потребность в количестве ячеек уменьшается не менеечем в 2 раза, что соответственно приводит к уменьшению примерно в 2 разаэнергопотребления. При этом общее количество транзисторов, резисторов иконденсаторов в линии остается неизменным, а значит,не изменится и стоимость предлагаемого устройствапосравнению с известным. Импульсная линия задержки, со,стоящая из входного каскада и одно86 типных задерживающих ячеек, соединенных последовательно и содержащихключевой каскад, состоящий из тран-зистора, нагрузочного резистора и ре"зистора в цепи смещения входа транзистора по питанию, и накопительногоконденсатора, одна обкладка которогоподсодинена к входу транзистора ключевого каскада, о т л и ч а ю щ а яс я тем, что, с целью увеличения длительности задержки при сохраненииуровней нестабильности времени задержки и энергопотребления, в ячейкувведен каскад повторителя напряжения,состоящий из нагрузочного резистораи транзистора, вход которого подсое 6724 бдинен между выходом тРанзистора и на"груэочного резистора ключевого кас.када предыдущей ячейки, а между вьщо,дом транзистора и нагрузочным резис 5 тором повторителя подсоединена другая обкладка конденсатора.Источники информации,принятые во внимание при экспертизе1. Самойлов Л. К. Устройства за 1 О держки, информации в дискретной технике. М., "Советское радио", 1973,с. 1 О.2, Самойлов Л.К. Устройства задержки информации в дискретной технике,М., "Советское радио", 1973, с. 63-70прототип).