Каскад линии задержки

ИСАНИЕ ЕТЕ ГОСУДАРСТВЕННЫЙ КОМИТЕТПО ИЗОБРЕТЕНИЯМ И ОТКРЫТИЯПРИ ПЯТ СССР К АВТОРСКОМУ Сви ТЕЛЬСТ(22) 23,03,89 :(46) 23.02,91. Бюп. У 7 (71) Конструкторское бюро "Шторм"при Киевском политехническом институ- ,те им, 50-летия Великой Октябрьской социалистической революции (72) А,И.Фендриков (53) 621.318(088.8) (56) Авторское свидетельство СССР У 1019589, кл. Н 03 Н 7/ЗО, 1983.Авторское свидетельство СССР У 560321, кл. Н .03 Н 7/30, 1977. (54) КАСКАД ЛИНИИ ЗАДЕРЖКЙ (57) Изобретение относится к радиоэлектронике, технике связи, измери-. тельной технике и другим областям, где возникает необходимость прецизионной задержки импульсных и аналоговых сигналов. Цель изобретения - уменьшение погрешности и расширение диапазона задания задержки - достигается введением дополнительных свя,801629959 зей между элементами устройства, всостав которых входят сигнальный итактовые входы, аналоговый регистр1, коммутатор 2, входной 3 и выходной 4 ключевые элементы, синхронизатор 5 и схема управления 6. Благода-.ря новым связям в устройстве обеспечена малая дискретность программногоуправления при тактировании непрерывной тактовой последовательностьюимпульсов, которая в этом случаеможет быть "кварцованная", что обеспечивает, в свою очередь, высокуюточность программного управления.Положительный результат от использования устройства состоит также в расширении диапазона программного управ"ления, так как для получения того жедиапазона программного управления визвестном устройстве потребовалосьбы существенно большее количествовыходов регистра 1. 2 з.ц. ф-лы,2 ил.Изобретение относится к радиоэлектронике, технике связи, измерительной технике, а также к другимобластям науки и техники, где возникаетнеобходимость в прецизионной задержкеимпульсных сигналов, радиосигналов ианалоговых сигналов.Целью изобретения является уменьшение погрешности и расширение диапа рзона задания задержки.На Фиг.1 приведена структурноФункциональная схема каскада; нафиг 2 - двухканальный вариант выполнения аналогового регистра и коммутатора,Каскад линии задержки (ЛЗ) содержит аналоговый регистр 1, коммутатор 2, входной ключевой элемент. сигнальный и кодовый входы 2, и выход 2.2. Входной КлЭ 3 имеет сигнальный 3.1 и управляющий 3.2 входы иосновной 3.3 и дополнительный 3.4выходы, Выхоцной клЭ 4 имеет сигнальный основной 4.1, управляющий 4.235и сигнальнаай дополнительный 4,3 входы и выход 4.4.Узлы соединены следующим образом,/Вход 5 э 1 соединен с тактовым входомкаскада задержки, вход 5,2 - с выходом 6,7; выход р.б с входом 5,3, выход 6.5 - с управляющими входамиКЛЭ 3 и 4 выходы 5 е 4 и 5 е 5 свходами 1.1 и 1.2 соответственно,вход 3,1 - с сигнальным входом каскада ЛЗ р вход 4 аЗ с выходом 3 4 увход 1.3 - с выходом 3,3, вход 4.выходом 2,2, вход 2,1 - с ваглодом64, вход 0,1 - с основнои кодовоишиной (шиной старших разрядов) каскада ЛЗ, а объединенные входы 6,2 и6.3 - с дополнителъной кодовой шиной (шиной мпадших разрядов).Синхронизатор 5 содержит первый7 и второй 8 счетчики, дополнительный КлЭ 9 первые входы счетчиков:и КлЭ 9 соецинены с входом 5.1, выход счетчика 8 - с вторым входомКлЭ 9, выход КлЭ 9 - с объединеннами тРетьим входом счетчика 7 и выходами 5.5, а второй вход счетчика 7 -с входом 5.2.СУ содержит основной 10 и дополнительный 11 мультиплексоры, первую12 и вторую 13 схемы ИЛИ, Вторая схема ИЛИимеет две группы входов. Пе -Рвая группа входов объединена с группой входов первой схемы ИЛИ с вто ымЭ орымвходом (второй группой входов) мультиплексора 11, с первым входом (первой группой входов) мультиплексора10 и подсоединена к входу 6.1. Втораягруппа входов (второй вход) схемыИЛИ 13 является входом 6.3 СУ. Выходымультиплексоров соединены с выходами6.4 и 6.7 соответственно. Выход схемы1 ЛЛИ 13 соединен с выходом 6.5, авыход схемы 12 - с общей тачкой соецинения выхода 6,6 и управляющих входов обоихмультиплексоров, Регистр 1содержит усилители-Формирователи 4 и15 и ППЗ-регистр 16 (регистр на приборах с переносом заряда). Узлы 1 4 и 15включены между входами 1,1 и 1,2 итактовыми входами ППЗ-регистра 16,сигнальный вход последнего являетсявходом .3, а его вахода являются выходами регистра 1, При двухканальномисполнении ППЗ-регистр 16 (фиг.2)содержит парофазный каскад 17 (ПК)и две линейки 18 и 19 приборов с переносом заряда. ПК 17 включен на сигнальных входах линеек 18 и 9, Тактовые входы линеек объединены. Гри двухканальном исполнении коммутатор. 2содержит последовательно-соединенныедвойной коммутатор 20 и дифференциальый каск:д 21,Каскад ЛЗ работает следующим образом.Сигнал П(г;) подлежащий задержке,поступает с сигнального входа каскада ЛЗ на входной КлЭ 3. Тактовый сигнал в виде импульсов, следующих счастотой Г с тактового входа каскадаЛЗ поступают:.а вход 5.1 синхронизатора, в котором она с помощью счетчика 8 делится в К раз до частотыК= 1/К, На кодовый вход каскада ЛЗ(на кодовые шины каскада ЛЗ) поступает число А, которым задана требуемая задержка ," сигнала 0,г.). ЧислоА представлено в виде А -. в . аК + аа,где а и аа - числа, отражающие собойзначенчя соответственно старших вмладших разрядов двоичного кодачисла А, а К -вес единицы старших5 16 разрядов. Число а 1 (число а ) поступает с основной (дополнительной) шины кодового входа на входы 6.1 (6,2, 6,3) СУ 6. В СУ 6 с помощью схем ИЛИ 12 и 3 числа А и а анализируются на предмет отличия их от нуля. При этом на входах схем ИЛИ формируются логические сигналы, которые управляют работой мультиплексоров и КлЭ 3 и 4, Если А = О, тогда КлЭ 3 и,4 устанавливаются в такое положение, при котором сигнал с входа каскада ЛЗ поступает (через КлЭ) на его выход, минуя аналоговый регистр 1 и коммутатор 2, что соответствует нулевой задержке, т.е. С = О, Если АО, тогда с помощью КлЭ 3 и 4 вход регистра 1 подключается на вход каскада ЛЗ, а выход коммутатора 2 на выход каскада ЛЗ. Вэтом случае задержка сигнала определяется числом М, поступающим на кодовый вход коммутатора с выхода 6,4, частотой Г импупьсов записи (поступающих на вход 2.2 регистра) и временным сдвигом импульсов считывания (поступающих на вход 2.). по отношению к импульсам записи. Частота Г и сдвиг г. задаются с помощью синхронизатора 5 под действием числа Ми логического сигнала,Б, поступающих на входы соответственно 5.2 и 5.3 синхронизатора с выходов СУ 6. Если число а= О (число а ) О),. то на выходе схемы ИЛИ 12 формируется сигнал Б = О (Б=1). Под его действием в СУ 6 мультиплексор 10 передает с входов на выход 6.4 число М= а (Мд= а), мультиплексор 11 передает с входов . На выход 6,7 число М= а(М=а 0), а:КлЭ 9 передает на выход 5.4 синхронизатора импульсы записи, следующие с частотой Г= й(Г =Г). Временной сдвиг 1 формируется с помощью счетчика 7, работающего в режиме вычитания, Под действием каждого импульса с выхода КлЭ 9 в счетчик 7 записывается число М , которое затем начина- . ет уменьшаться под действием импульсов частоты Г , поступающих на его первый вход с входа 5.1. Как только число М уменьшается до нуля, на выходе счетчика 7 формируется импульс, запаздывающий относительно записи на время Т= М/Е.Таким образом, с помощью синхрони" затора 5 и СУ 6 формируются последовательность импульсов записи и по 29959следовательнЬсть импульсов считывания, которые, поступая на входы 1.1 и1.2, управляют задержкой сигнала в5.регистре. В последнем указанныеимпульсы после формирования и усиления в усилителях 14 н 5 поступаютна тактовые входы ППЗ-регистра(фиг.2) . Под действием импульсов заО писи в ППЗ-регистре 16 сигнал П(С)дискретизируется, его мгновенныезначения преобразуются в зарядовыепакеты, которые продвигаются по приборам с переносом заряда (ячейкам5 динамической памяти) по направлению(ступеньки) напряжения под действием20 последовательности импульсов считывания, С помощью коммутатора 2 под .действием числа М, поступающего на егокодовый вход с выхода 6.4 СУ, на еговыход (и далее на выход каскада ЛЗ)25 передается сигнал с М -го выходаППЗ-регистра 6.С учетом временного. сдвига= М/Е импульсов считывания относительно импульсов записи сигнал, сни 30 маеиый.с М -го выхода ППЗ-регистра,1оказывается задержанным на времяЛ - и М /Х + МЯ,. (1)либо с учетом того, что Г = Г/К8 = (пМК + М)И, (2)3 где пО число ячеек памя и междулюбыми соседними выходамиППЗ-регистра;Р = Оу 1 у 2 ауКМ, = 0,1,2И (М - число выхо 40 дов ППЗ-регистра),П р и м е р. Пусть ППЗ-регистримеет 11=8 выходов, число п =1 ячеекйпамяти между соседними выходами, коэффициент К=8 деления счетчика 8, задержка задана числом А=12 в двоичномкоде (т.е. код 0000), которомусоответствуют числа а = (ход 001)и а=4 (код 100). Числа а и арпоступают на шины основную (старшихразрядов) и дополнительную (младшихразрядов) соответственно, Посколькуа )О, то Б=1, М=а= 1, М =э=4,Й"= Г/К = Г/8. Подставляя эти значения в (1),получают значение задержки ь = 12/Г, которое равно требуемолму еЕсли ППЗ-регистр 16 и коммутатор2 выполнить согласно фиг Л, то работа каскада ЛЗ не изменяется. Однако7 1 б 299в ППЗ-регистре входной сигнал преобразуется вначале в два противофазныходин другому сигнала, которые раздельно задерживаются в линейках 18.и 19.С помощью сдвоенного коммутатора 205одноименные Мо=е выходы линеек (ППЗрегистров) 18 и 19 подключаются навходы дифференциального каскада 21.С помощью последнего выполняется обратное преобразование задержанныхпарофазных сигналов в один задержанный сигнал, поступающий на выход коммутатора 2.Подставляя в (2) предельные значения И,=КИр И, п 1, получают диапазон значений задержки А== КИ + Кдля предлагаемого каскада ЛЗ либо А= И + Ис учетом того,2что обычно К=И, Сравнение А с аналогичной характеристикой Аизвестногопоказывает, что предлагаемый каскадимеет в А/А= 0+1 раз больший диапазон значений задержки. Полученныйположительный результат можно интерпретировать также как упрощение каскада ЛЗ, так как для получения такогоже диапазона задержек в известномпотребовалось бы в М раз большее число выходов регистра 1, который, как Зризвестно, является наиболее сложнымузлом каскада ЛЗ, Предлагаемый каскадЛЗ работает на фиксированной частотеК тактовый импульсов, которая кварцо. вана, Это гарантирует предлагаемомукаскаду ЛЗ кварцевую точность и стабильность задержки сигнала, поступающего на его вход, В известном точностьзадержки определена погрешностьюзадания частоты перестраиваемого генератора тактовых импульсов и стабильностью его частоты. Как известно, стабильность кварцевого генератора на один-два порядка выше стабильности частоты перестраиваемогогенератора, Следовательно, можноутверждать что точность задержки9сигнала в предлагаемом каскаде ЛЗтакже на один-два порядка выше чем у известного.Таким образом, благодаря новымсвязям между узлами устройства пред.лагаемый каскад ЛЗ точнее и имеетбольший диапазон значений задержки.формула изобретения551.Каскад линии задержки, содержащий сигнальный и тактовый входы, основную кодовую шину, синхронизатор, схему управления, аналоговый регистр, входной и выходной ключевые элементы и коммутатор, при этом выход, сигнальные и кодовые входы коммутатора подсоединены к сигнальному входу выходного ключевого элемента, к выходам аналогового регистра и к первому выходу схемы управления соответственно,а второй выход схемы управления соединен с управляющим входом входного ключевого элемента, о т л и ч а ю - щ и й .с я тем, что, с целью уменьшения погрешности и расширение диапазона задания задержки, первый, второй и дополнительный третий входысинхронизатора соединены с тактовымвходом каскада линии задержки, с четвертым дополнительным и с третьимвыходами схемы управления, первый .иобъединенные второй и третий входысхемы управления подсоединены к основнои и дополнительной шинам соответственно, аналоговый регистр снабженпервым, вторым и третьим входами,которые подсоединены к первому выходусинхронизатора, к второму ,ыходусинхронизатора и к основному выходувходного ключевого элемента соответственно, управляющий и дополнительныйсигнальный входы выходного ключевогоэлемента соединены с управляющимвходом и с дополнительным выходомвходного ключевого элемента,2,Каскад по п.1, о т л и ч а ю -щ и й с я тем, что, синхронизатор выполен в виде двух счетчиков и дополнительного ключевого элемента, приэтом первый вход синхронизатора подключен к первым входам счетчиков идополнительного ключевого элемента,вторым и третьим входами синхронизатора являются второй вход первогосчетчика и управляющий вход дополнительного ключевого элемента, выходвторого счетчика соединен с вторымвходом дополнительного ключевого элемента, первым и вторым выходами синх" ронизатора являются выход первого счетчика и обьединенные третий вход первого счетчика и выход дополнительного ключевого элемента,З.Каскад по и 1, о т л и ч а ющ и й с я тем, что схема управления выполнена в виде основного и дополнительного мультиплексоров, а также первой и второй схем ИЛИ, при этом первым входом схемы управления являРеда Бобков Заказ 442 ВНИИПИ Госудкраж 442 Подписноекрытиям прд. 4/5 КНТ С ственного комитета по изобретениям 113035, Москва, Ж, Раушская на оизводственно-издательский комбинат "Патент", г.ужгород, ул, Гагарина, 1 9 1629959 10ется объединенные вход первой схемы второй вход второй схемы ИЛИ, выход ИЛИ, первый вход второй схемы ИЛИ, первой схемы ИЛИ соединен с третьими первый вход основного мультиплексора входами основного и дополнительного и второй вход дополнительного муль- мультиплексоров и с третьим выходом типлексора, вторым входом схемы упра схемы управления, выходы основного5ления является второй вход основног мультиплексора, дополнительного мульмультиплексора и первый вход дополтиплексора и второй схемы ИЛИ являютнительного мультиплексора, третьим ся соответственно первым, четвертым входом схемы управления является и вторым выходами схемы управления.