Устройство для измерения длительности фронтов импульсов

ОП ИСАНИЕИЗОБРЕТЕН ИЯК АВТОРСКОМУ СВИДЕТЕЛЬСТВУ Союз СоветскикСоциалистическихРеспублик а 862112(22) Заявлено 27,09.76 (2 ) 2407879/18.10с присоединением заявки РЙ(5 )М. Кл. 6 04 Р О/04 Гасударстюанвьй хамктйт СССР ва девам кзебретеккй к открытий) Заявител 54) УСТРОЙСТВО ДЛЯ ИЗМЕРЕНИЯ ДЛИТЕЛЬНОСТИ ФРОНТОВ ИМПУЛЬСОВ Изобретение относится к области вычисли.тельной техники и может быть использованов исследовательских комплексах при проектировании илн исследовании интегральных схем, атакже в измерительной технике,Известно устройство для измерения длительности фронтов импульсов, содержащеедве линии задержки, многоразрядный счетчик,вспомогательный счетчик и генератор высоко.частотных импульсов 11.Наиболее близким ло технической сущностик изобретению является устройство для измерения длительности фронтов импульсов, со.держащее подстроечные резисторы, выходы которых подключены к управляюшим входамтриггеров, установочные входы которых под.15соединены к выходу элемента ИЛИ, а выходыподключены к входу элемента И, выход которого соединен с входом линии задержки, атакже группу триггеров, управляющие входы20которых соединены с выходами группы эле.ментов И, а выходы соединены с входамиэлемента ИЛИ и входами диодного шифратора,подключенного к индикатору 23 Однако эти устройства недостаточно надежныи трудно реализуемы.Целью настоящего изобретения является повышение надежности,Цель достигается тем, что в устройствовведены инверторы, причем первые входыкаждого элемента группы элементов И соедине.ны через инверторы с выходами линии задержки, каждый иэ которых, начиная со второго,соединен соответственно со вторым входомкаждого элемента группы элементов И, третьивходы которых соединены с входом линнизадержки,На фиг. 1 представлена блок - схема устройст.ва; на фиг, 2. - временные диаграммы работыгруппы элементов И.Устройство содержит: триггеры 1, подстроечтпае резисторы 2, элемент И 3, линию за.держки 4, инверторы 5, группу элементов И б,группу триггеров 7, элемент ИЛИ 8, днодиыйшифратор 9, индикаторы 10.Вход линии задержки 4 соединен с выходомэлемента И 3 и третьими входами группыэлементов И 6. Входы индикаторов 1 О соедине.3 86211 ны с выходамн днодного шифратора 9, Выход подстроечных резисторов 2 подключен к уп.равляющим входам триггеров 1, установочные входы которых подсоединены к выходу элемен. та ИЛИ 8, в выходы к входу элемента И 3.Выходы линии задержки 4 соединены с первы.ми входами группы элементов И б и через ин. верторы 5 - со вторыми входами группы эле.ментов И 6, выходы которых соединены с управляющими входами группы триггеров 7, вы ходы которых соединены с входами элементов ИЛИ 8 и входами диодного шифратора 9,Устройство работает следующим образом, Измеряемый импульс подают на входы триггеров 1, один иэ которых настраивают на ц нижний уровень срабатывания, а другой- на верхний уровень с помощью подстроечных ре.зисторов 2, С выходов триггеров 1 напряжение подается на элемент И 3, на выходе которого псхвится импульс, длительность которого оп ределяется срабатыванием триггеров 1, зто н будет длительность фронта, С выхода элемента И 3 сигнал поступает на линию задержки 4, выходы которой через инверторы 5 соединены по одному иэ входов с группой элементов 25 И б, на два других входа поступают сигналы с выходов линии задержки 4 и с выхода зле.мента И 3. Выходной сигнал появится на выходе того элемента из группы элементов И 6, нв входах которого будут три логические еди ницы, Из временной диаграммы фиг, 2 видно, что выходной сигнал появится тогда, когда кончится импульс на входе линий задержки 4, в в промежутках между двумя соседними выходами от линии задержки будет такое состоя. 35 ние, когда на одном выходе еще не конвился сигнал (на диаграмме выход 0,6), в на следу. ющий выход (0,8) еще не прошел сигнал. В результате сигнал с одной из схем и иэ груп.пы элементов И 6 меняет состояние соответст. вукяцего триггера иэ грушины триггеров 7 и поступает нв элемент ИЛИ 8, который уствнав.ливвет триггеры 1 в исходное состояние, Ин.формация с выбранного иэ группы триттеров 447 поступает на лнолный иифра 3 ор 9 и с нюх.да диодного шифратора 9 на индикаторы 10.Устройство предназначается лля использова.ния прн цифровом измерении фронтов импуль.сов в установке для проверки интегральныхсхем и дает возможность измерить перепадыфронтов импульсов длительностью десятыедоли микросекунд, прн этом исключается необходимость использования генератора импульсов,имеющего большую частоту для замера длитель.ностей импульсов, и счетчика, имеющего высокую разрядность,Формула изобретенияУстройство для измерения длительностифронтов импульсов, содержащее. подстроечныерезисторы, выходы которых подключены к управляющим вхолам триггеров, установочныевходы которых подсоединены к выходу эле.мента ИЛИ, а выходы подключены к входуэлемента И, выход которого соединен с входом линии задержки, а также группу триггеров,управляющие входы которых соединены с выходамм грутшы элементов И, а выходы соединеныс входамн элемента ИЛИ н входами диодногошифратора, подключенного к индикатору, о т.л и ч а ю щ е е с я тем, что, с целью новы.шения надежности, в него введены ннверторы,причем первые входы к жлого элемента группы элементов И соединены через инверторы свыходами линии задержки, каждый нз которыхначиная со второго, соединен соответственно совторым входом каждого элемента грутпты элементов И, третьи входы которых соединеныс входом линии задержки,Источники информации,принятые во внимание при экспертизе1. Гитис Э. И, Преобразователи информациидля электрааых цифровых вь 1 числительныхустройств,. 1961 с, 177-178.