Регистр

Союз Советских Социалистических РеспубликОП ИСАНИЕИЗОБРЕТЕНИЯК АВТОРСКОМУ СВИ ВТЕЛЬСТВУ(23) Приоритет С 11 С 19/00 Государственный комитет СССР по делам нзобретеннй н открытнйОпубликовано 150881, бюллетень ЙЯ 30 Дата опубликования описания 15. 08. 81(54) РЕГИСТР Изобретение относится к вычислительной технике и может быть использовано в качестве регистра для хранения и передачи информации в устройствах с повышенными требованиями к скорости передачи информации.Известен регистр, содержащий триггеры, входные логические схемы приема информации и шину строба записи. В указанном регистре запись информации производится по стробу записи, причем информация на выходе появляется с суммарной задержкой относительно переднего фронта записи на время срабатывания элементов входной 15 логики, на время срабатывания внутренних цепей регистра, служащих для подготовки информации и записи и на. время срабатывания триггеров1).Однако при усложнении входной ло гики и внутренних цепей регистров, служащих для подготовки информации к записи, существенно снижается скорость передачи информации в регистре.Наиболее близким по технической . 25 сущности к изобретению являетсярегистр, который содержит триггеры, входные логические схемы, входами соединенные с кодовыми шинами и шиной строба записи, а выходами - с 30 входами логических схем подготовки информации к записи, выходы которых соединены со входами триггеров Г 2).Недостатком данного регистра является значительное время задержкиот переднего фронта строба записи до появления информации на выходе регистра. Кроме того, при усложнении логических схем подготовки информации, возникает существенный разброс времени записи в,регистр, связанный с разбросом времени распространения элементов указанных схем. Это приводит к снижению надежности регистра, требует специальных мероприятий по учету этого разброса, которые по существу сводятся к снижению скорости передачи информации в устройстве, использующем регистр.Цель изобретения - повышение быстродействия регистра.Поставленная цель достигается тем, что в регистр, содержащий триггеры, входы которых соединены с выходами формирователей сигналов записи, первые элементы управления записью, выходы которых подключены ко входам формирователей сигналов записи, одни из входов первых элементов управления записью соединены с информационнымивходами регистра, а другие входы -с шиной стробирующего импульса, введены вторые элементы управления записьюи элементы ИЛИ, выходы которых соединены с выходами регистра, одни извходов элементов ИЛИ подключены квыходам триггеров, другие входы элементов ИЛИ соединены с выходами вторых элементов управления записью,од-,ни из входов которых соединены с инФормационными входами регистра, другие входы вторых элементов управ Оления записью подключены к шинестробируюцего импульса,На чертеже изображена Функциональная схема предлагаемого регистра.Регистр содержит триггеры 1, элементы 2 и 3 управления записьв,шину4 стробирующего импульса, формирователи 5 сигналов записи, элементыИЛИ б.Регистр работает следующим об Оразом.В исходном состоянии все триггеры1 хранят нулевую информацию (чтообеспечивается предварительнымсбросом триггеров в "0"),При подаче информации на информационные входы и строба на шину 4происходит запись информации в регистр обычным образом, т.е. информация поступает через первые элементы2 управления записью,.формировате- ЗОли 5 сигналов записи и записываетсяв триггеры 1. Одновременно информация поступает через вторые элементы3 управления записью на входы элементов ИЛИ б и далее на выход регистраеОПри этом информация появляетсяна выходе раньше, чем произойдетее запись непосредственно в триггер1. Затем после записи информации в 4 Отриггеры 1, информация поступит навторые входы элементов ИЛИ б и далеена выход регистра.Цепь первые элементы 2 управления записью - формирователи 5 сигналов записи - триггеры 1 при равноценной элементной базе для всех элементов регистра имеет задержку распространения больше, чем цепь вторыеэлементы 3 управления записью - элементы ИЛИ б. В этом случае результирующая скорость передачи информации на выход регистра определяется цепью, имеющей меньшую величину задержки распространения. При этом необходимо обеспечить длительность строба записи, превышающую время задержки распространения в цепи, имеющей наибольшую задержку, что всегда легко осуществимо. В этом случае исключено влияние разброса задержек в логических схемах подготовки информации и триггерах 1 регистра.Технико-экономический эффект от предлагаемого технического решения заключается в уменьшении времени задержки от переднего строба записи до появления информации на выходе регистра, что позволяет повысить его быстродействие. Формула изобретенияС Регистр, содержащий триггеры,входы которых соединены с выходамиформирователей сигналов записи, первые элементы управления записью,выходы которых подключены ко входамформирователей сигналов записи, однииз входов первых элементов управления записью соединены с информационными входами регистра, а другиевходы - с шиной стробирующего импульса, о т л и ч а ю щ и й с я тем,что, с целью повышения быстродействиярегистра, в него введены вторые элементы управления записью и элементыИЛИ, выходы которых соединеныс выходамирегистра, одни из входовэлементов ИЛИ подключены к выходамтриггеров, другие входы элементов ИЛИсоединены с выходами вторых элементовуправления записью, одни из входовкоторых соединены с информационнымивходами регистра, другие входы вторыхэлементов управления записью подключены к шине стробирующего импульса.Источники информации,принятые во внимание при экспертизе1. Папернов А.А. Логические основы цифровой вычислительной техники.М., Советское радио,1972, с, 81-83,2. Каталог микросхем фирмы "5 щепз", с. 142-143. Микросхема ГЮ195 (прототип),855734 Составитель А, Во Теехред Л. Пекарь нин Корректор С. Шекмар Тираж 645 ВНИИХИ Государственного к по делам изобретений и 113035, Москва, Ж, РауыскЗакаэ 6923/ ППП "Патент", г. Ужгород, ул. Проектная,4 фи Редактор М. Погориляк Подомитета СССРоткрытийя наб., д. 4/5