Полупроводниковая интегральная схема

1Изобретение относится к полупроводниковой микроэлектронике и может быть использовано при создании полупроводниковых интегральных схем.Известна полупроводниковая структура, выполненная на основе полупроводниковой подложки р"типа провоЖ димости, в приповерхностном слое которой находятся области и - типа проводимости первого слоя, с расположен ными на ней эпитаксиальным слоем и-типа проводимости, в котором выпол- . нены на всю его глубину области ртипа проводимости второго слоя, в приповерхностном слое которого рас положены области обоих типов проводи- мости И.На основе такой структуры создана интегральная схема, содержащая .л-р-и- транзисторы и П-резисторы и изолирую щие области, наличие последних приводит к значительному увеличению площади, занимаемой транзисторами на кристалле.Известна полупРоводниковая ин тегральная схема, содержащая полупроводниковую подложку первого типа проводимости, в которой образованы участки противоположного типа проводимости, расположенные на границе с эпитаксиальным слоем того же, что и подложка, типа проводимости и совмещенные с локальными областями того же типа проводимости, глубина которых равна толщине эпитаксиального слоя, образуя при этом области, по35 крайней мере в одной из,которых созданы приповерхностные области противоположного типа проводимости 23.Известная структура интегральной40 схемы содержит резисторы из материаГла р-типа проводимости, для которых необходима изолирующая область и- типа проводимости, занимающая дополнительную площадь на подложке, кро 45 ме того, на такой структуре невозможно одновременно создать транзисторы р-И-р и И-р-п-типа. 820 Целью изобретения является увеличение степени интеграции с расшире нием функциональных возможностей.Поставленная цель достигается тем, что в известной полупроводниковой интегральной схеме, содержащей полупроводниковую подложку первого типа55 проводимости, в которой образованы участки противоположного типа проводимости, расположенные на границе с эпитаксиальным слоем, того же, что и подложка,типа проводимости н совмещенные с локальными областями, того же типа проводимости, глубина которых равна толщине эпитаксиального слоя, образуя при этом области, по крайней мере в одной из которых созданы приповерхностные области противоположного типа проводимости, в эпитаксиальном слое созданы дополнительные области противоположного типа проводимости на глубину, равную толщине эпитаксиального слоя, по крайней мере в,одной из которых, образованы.приповерхностные области пер-. вого типа проводимости, концентрация примесей в которых не менее чем в пять раз превышает концентрацию примесей в дополнительных областях.На чертеже представлена полупроводниковая интегральная схема.Схема включает полупроводниковую подложку 1 первого типа проводимости, участки 2 противоположного типа проводимости, расположенные на границе с эпитаксиальным слоем 3, локальные области ч того же типа проводимостиэ глубина которых равна толщине эпитаксиального слоя первого типа проводимости, приповерхностные области 5 противоположного типа проводимости, дополнительные области 6, образованные в- эпитаксиальном слое 3, того же ти-.; па проводимости, приповерхностные области 7 первого типа проводимости,Как видно из чертежа, интегральная схема содержит как р-л-р, так и и-р-ютранзисторы, а также резисторы на основе полупроводникового материала Ф- и р-типа, Наличие резисторов на основе материала й- и р-типа позволяет увеличить степень интеграции, так как такие резисторы являются само- изолированными.Для нормального функционирования эмиттера р-И"р транзистора данной структуры необходимо, чтобы концентрация примесей в приповерхностных областях 7 по крайней мере в пять раз превышала концентрацию примесей в дополнительных областях 6.Реализация в предлагаемой схемер-и-р транзисторов совместно с п-р-итранзисторами позволяет расширитьфункциональные возможности схемы,т.е. увеличить количество разнообразРедактор С.Титова Техред,С.Йовжий Корректор В,СиницкаяЗаказ 1690/3 Тираж 679Подписное ВНИИПИ Государственного комитета СССР по делам изобретений и открытий 113035, Москва, Ж, Раушская наб., д. 4/5филиал ППП "Патент", г. Ужгород, ул. Проектная,. 4 ных устройств, реапизуемых на ве данной интегральной схемы, личить степень ее интеграции,820546 4осно- схем полупроводниковой интегральи уве- ной памяти улучшить также быстродейа для ствие и потребляемую мощность.