Устройство для двухступенчатогоаналого-цифрового преобразователя

ОП ИСАНИЕИЗОБРЕТЕНИЯК АВТОРСКОМУ СВИДЕТЕЛЬСТВУ Сфффз Сфеетскиа Социаектаческик Ресвубанк. (22) Заявлено 26,10,77 (21) 2538107/18-21с присоединением заявки йф(51) М. Кл.3 Н 03 К 13/02 Гфсуяарстемй вевтет СССР ав ледам зебРетей,еткрмзай(54) УСТРОИСТВО ДЛЯ ДВУХСТУПЕНЧАТОГО АНАЛОГО-ЦИФРОВОГО ПРЕОБРАЗОВАНИЯ Изобретение относится к аналого цифровым преобразователям и может быть использовано в технике Физического эксперимента, в частности в ядерной электронике.Известны устройства для двухступенчатого аналого-цифрового преобразования (АЦП), состоящие из первого параллельного АЦП, цифроаналогового преобразователя (ЦАП), блока аналогового вычитания, второго параллельного АЦП и логического сумматора 113Недостаток таких схем заключается в недостаточной точности преобраэова ния.Наиболее близким к предлагаемому техническим решением является устройство для двухступенчатого цифроаналогового преобразования, состоящее 2 О из первого АЦП, ЦаПа, аналогового сумматора, второго АЦП и выходного логического сумматора 21.В таком преобразователе для достижения достаточной точности необходима очень высокая точность цифроаналогового преобразования,например при числе уровней квантования 4096 и допустимой дифференциальной нелинейности 1 точность ЦАПа должнв 3 О быть порядка 2,510 , что практически трудно достижимо и реальнодостижимая дифференциальная нелинейность двухступенчатых АЦП не ниже50.Цель изобретения - повышение точности преобразования,Поставленная цель достигаетсятем, что в устройство для двухступенчатого аналого-цифрового преобразования, содержащее параллельныйаналого-цифровой преобразователь,выходы которого через цифроаналоговыйпреобразователь соединены со входомблока аналогового вычитания, второйвход которого подключен к шине входного сигнала, соединенной также свходом параллельного аналого-цифрового преобразователя, выход блокааналогового вычитания соединен с информационным входом последовательногоаналого-цифрового преобразователя,выходы которого соединены с первымивходами сумматора, дополнительновведены коммутатор и блок памяти,причем входы коммутатора подключенык выходам параллельного аналого-цифрового преобразователя и шинам подачиэталонных кодов, информационные выходы коммутатора соединены с входамикалибровки цифроаналогового преобразователя, управляющие выходы коммутатора соединены с адресным входом блока памяти и с управляющим входом последовательного аналого-цифрового преобразователя, выходы которого соединены с входами записи блока памяти, а выходы блока памяти подключены ко вторым входам сумматораНа чертеже приведена функциональная блок-схема устройства для двухступенчатого аналого-цифрового преоб 10 разования.В устройстве выходы первого параллельного аналого-цифрового преобразователя 1 соединены через цифроаналоговый преобразователь 2 с вхо дом блока 3 аналогового вычитания, второй вход которого подключен к шине 4 входного сигнала, соединенной . также с входом параллельного аналогоцифрового преобразователя 1,выход 20 блока 3 аналогового вычитания соединен с информационным входом последовательного аналого-цифрового преобразователя 5, выходы которого соединены с первыми входами сумматора 6, 25 выходами подключенного к шинам 7 выходного сигнала. Вторые входы сумматора б подключены к выходам блока 8 памяти, входы записи которого соединены с выходом последовательного аналого-цифрового преобразователя 5. Адресные входы блока 8 памяти и управляющий вход последовательного аналого-цифрового преобразователя 5 соединены с управляющими выходами коммутатора 9, информационные выходы которого соединены с входами калибровки цифроаналогового преобразователя 2; входы коммутатора 9 подключены к шинам 10 подачи эталонных кодов и выходам первого параллельО ного аналого-цифрового преобразователя 1.Устройство работает следующим образом.В режиме калибровки с шин 10 45 подачи эталонных кодов через коммутатор 9 кодовые слова поступают на входы калибровки ЦАПа 2, Поскольку .во время калибровки входной сигнал отсутствует, информации на другом входе ЦАПа 2 нет. Выходные напряжения ЦАПа 2 проходят через блок 3 аналогового вычитания без изменения на АЦП 5 второй ступени. Одновременно кодовые слова из коммутатора 9 поступают и на адресный вход блока 8 памяти как адреса для соответствующих выходных кодов с АЦП 5, поступающих на входы записи блока 8 памяти. 60Таким образом, малоразрядный неточный ЦАП 2 калибруется точным многоразрядным АЦП 5. Такая калибровка проводится периодически во время работы, чтобы учесть не только Я неточности ЦАПа, но и его температурную нестабильность.В режиме измерений сигнал с входной шины 4 поступает одновременно на параллельный АЦП 1 и на вход блока 3 аналогового вычитания, в котором выделяется разность входного сигнала и выходного. напряжения ЦАПа 2. Это выходное напряжение является аналоговым эквивалентом цифрового словапоступившего на ЦАП 2 с первого параллельного АЦП 1 (сигнал на входе калибровки ЦАПа 2 в этом режиме отсутствует),Разность входного сигнала и выходного напряжения ЦАПа 2 кодируется последовательным АЦП 5 и в сумматоре б складывается с цифровым словом из блока 8 памяти. При этомвыборка этого слова осуществляется на основе сигналов на адресном входе блока 8 памяти, поступивших через коммутатор 9 с АЦП 1.Запуск последовательного АЦП 5. осуществляется через вход управления от управляющего выхода коммутатора 9. Таким образом, работа данного устройства для аналого-циФрового преобразования характеризуется тем, что при измерении в качестве кода старших разрядов в суммировании принимает участие их точный многоразрядный эквивалент,.определенный на текущий промежуток времени в режиме калибровки. Это позволяет снизить дифференциальную нелинейность быстродействующего с 50 до 3-5, что приводит к существенному повышению точности преобразования.Формула изобретенияУстройство для двухступенчатого аналого-цифрового преобразования, содержащее параллельный аналого-цифровой преобразователь, выходы которого через цифроаналоговый преобразОватель соединены со входом блока аналогового вычитания, второй вход которого подключен к шине входного сигнала, соединенной также с входом параллельного аналого-цифрового преобразователя, выход блока аналогового вычитания соединен с информационным входом последовательного аналого-цифрового преобразователя, выходы которого соединены с первыми входами сумматора, о т л и ч а ющ е е с я тем, что, с целью повышения точности преобразования, оно содержит коммутатор и блок памяти, причем входы коммутатора подключены к выходам параллельного аналого-циф-, рового преобразователя и шинам подачи эталонных кодов, информационные выходы коммутатора соединены с входами калибровки цифроаналогового809543 Составитель И. Гореловаедактор С. Тараненко Техред Е.Гаврилешко Корректор М а Заказ 45 Тираж 999 ИПИ Государстве по делам изобр 5, Москва, ЖПодписноемитета СССРоткрытийая наб., д. 4/5 Н нного к тений иРаушс 113 лиал ППП "Патентф, г. Ужгород, ул. Проектная,4 преобразователя, управляющие выходыкоммутатора соединены с адреснымвходом блока памяти и с управляющимвходом последовательного аналогоцифрового преобразователя, выходыкоторого соединены с входами записиблока памяти, а выходы блока памятиподключены к вторым входам сумматора. Источники информации,принятые во внимание при экспертизе1. Патент Франции В 2310036,кл. Н 03 К 13/02, 1977.2. Цифровые электроизмерительныеприборы. Под ред. В.М. Шляндина,1972, с. 352-353, рис. 9-18 (прототип).