Цифровой умножитель частоты следования импульсов

ОП ИСАНИ ЕИЗОБРЕТЕН ИЯК АВТОРСКОМУ СВИДЕТЕЛЬСТВУ Соков Советски кСоциалистическихРеспублик 1 790099(51) М Кл Н 03 В 19/00 с присоединением заявки РЙ Ввоудеротевнный комитет СССРдо делам изобретений н открытийДата опубликования описания 25.12.80(7) Заявитель Ленинградский ордена Ленина электротехнический институт им. В. И, Ульянова (Ленина)(54) ЦИФРОВОЙ УМНОЖИТЕЛЬ ЧАСТОТЫ СЛЕДОВАНИЯ ИМПУЛЬСОВИзобретение относится к автоматикеи контрольно-измерительной техникеи может способствовать, в частности увеличению цевиации в системах контроля.Известен умножитель частоты, выполненный на основе аналоговой техники исостоящий из линейного интегратора,двух нуль-органов и элемента ИЛИ. Вкодной синусоицальный сигнал поступает навкоцы первого нуль-органа и линейного1 Оинтегратора. На вход второго нуль-органапоступает сигнал с выхода линейногоинтегратора с фазой 9=Тьф относительно ацсодного сигнала,Нуль-органы формируют узкие импульссы в момент прокождения сигналами соответственно через нулевые точки, Выходы нуль-органов соединены с элементомИЛИ. Выходной сигнал логического элемента ИЛИ имеет частоту в четыре разабольше, чем частота входного сигнала 111.Недостатком данного устройства является нестабильность работы и низкая точность. 2Наиболее близким по технической сущности является цифровой умножитель частоты следования импульсов, выполненный на основе цифровой техники и состоящий из генератора первой опорной частоты, соединенного последовательно с первым счетчиком импульсов, первым входом блока сравнения кодов, буферным устройством и из генератора второй опорной частоты, соединенного последовательно с вторым счетчиком импульсов, устройством памяти и совторым входом схемы сравнения коцов, вкоды синхронизации второго счетчика импульсов и устройства памяти соединены со входной шиной, а выход буферного устройства соединен с входом установки в ноль первого счетчика импульсов 2.Недостатком этого устройства является то, что частота выходного сигнала формируется с ошибкой, определяемой дискретностью измерения периода входного сигнала во втором счетчике импульсов. Величина этой ошибки, приведенная3,7ко времени следования импульсов, можетсоставлять 73 периодов частоты генератора первой опорной частоты за периодчастоты сигнала, подлежащего умножению.Целью изобретения является повышение точности умножения частоты,Поставленная цель достигается тем,что в цифровой умножитель частоты следования импульсов, содержащий генератор,опорной частоты, первый выход которогосоединен со входом первого счетчикаимпульсов, блок памяти, вход которогосоединен с выходом второго счетчикаимпульсов, а выход - через блок сравнения кодов, второй вход которого подключен к выходу первого счетчика импульсов, со входом буферного устройства,введены делитель частоты, вход которого соединен со вторым выходом генератора опорной частоты, а выход - со входом второго счетчика импульсов, дваэлемента И, третий счетчик импульсов,вход которого соединен с выходом делителя частоты, счетный вход - с выходомпервого элемента И и входом установкиминус единицы первого счетчика импуль"сов, вкод установки в нуль которогоподключен к выходу второго элемента И,и дешифратор, вход которого соединен свыходом третьего счетчика импульсов,а прямой и инверсный выход - с первымивходами соответственно первого и второго элементов И, вторые входы которыхподключены к выходу буферного устройства.На чертеже схематически изображенцифровой умножитель частоты следования импульсов.Он состоит из генератора 1 опорнойчастоты, первого счетчика 2 импульсов,блока 3 сравнения кодов, буферного устройства 4, второго счетчика 5 импульсов, блока 6 памяти, делителя 7 частоты, третьего счетчика 8 импульсов, дешифратора 9, первого и второго элементов И 10, 1 1.Генератор 1 опорной частоты соединенпоследовательно с первым счетчиком 2импульсов, первым входом блока 3 сравнения кодов, буферным устройством 4.Второй счетчик 5 импульсов соединенпоследовательно с блоком 6 памяти, совторым входом блока 3 сравнения кодов,Входы синхронизации второго счетчика 5импульсов, блока 6 памяти, делителя 7частоты соединены со вкодной шиной. Генератор 1 опорной частоты соединен также с целителем 7 частоты, первый выход 900994 которого соединен с вторым счетчиком 5 импульсов, а второй - с третьеим счетчиком 8 импульсов, Выход третьего счетчика 8 импульсов соединен с дешифрато- ром 9, прямой и инверсный выходы кото рого соединены соответственно с первыми входами элементов И 10, 11. Выход буферного устройства 4 соединен со вторыми входами элементов И 10, 11, выходы которых соединены с вкодом установки в ноль и входом установки минус ецини цы первого счетчика 2 импульсов соответственно. Вход установки минус единицы первого счетчика 2 импульсов соединен со счетным входом третьего счетчика 8 импульсов.Работа предлагаемого устройства осуществляетсяследующим образом.На вход устройства поступают сигналы;в виде узких импульсов, при этом обнуляется второй счетчик 5 импульсов, делитель 7 частоты, а также происходит перенос кода, содержащегося до поступления этого импульса во втором счетчике 5, в блок 6 памяти, а кода, содержащегося в делителе 7 частоты в тре-, тий счетчик импульсов 8, Для этого делитель 7 частоты должен быть выполнен на основе цифрового счетчика импульсов с переполнением. Код из блока 6 памяти поступает на один вкод блока 3 сравнения кодов, на второй вход которого поступает код с первого счетчика 2 импульсов, заполняемого импульсамигенератора 1 опорм ной частоты, которые поступают также на 3делитель 7 частоты, Сигнал, проходящий через делитель 7 частоты, от генерато ра опорной частоты 1 др второго счетчика 5 импульсов служит .для образованияв последнем ода, пропорционального периоду входной частоты, подлежащей умно- жению. Впок 3 сравнения кодов вырабатывает импульсный сигнал в момент равенства кодов на его входах. Этот сиг иал поступает через буферное устройство 4 на входы элементов И 10, 11. При наличии не нулевого кода, пропорционального ошибке измерения периода вторымсчетчиком 5 импульсов, в третьем счетчике 8 импульсов с дешифратора 9 поступает разрешающий потенциал на вход эле мента И 11, При этом выходной сигнал буферного устройства 4 поступает на .вход установки первого счетчика 2 импульсов, устанавливая последний в состояние фф минус, единица и на вход третьего счетчика 8 импульсов, работа которого органи зована на вычитание. Таким образом, происходит увеличение периода сигнала сВНИИПИ Заказ 9053/55 Тираж 995 Подписное филиал ППП фПатент", г. Ужгород, ул. Проекяая, 4 5 7900 выхода буферного устройства 4 на один такт частоты генератора 1 опорной частоты и уменьшение кода в третьем счетчике 8 на единицу до тех пор, пока в третьем счетчыке 8 импульсов не сформируется код равный нулю. При этом разрешающий потенциал образуется на другом выхоае дешифратора 9 и сигнал с выхода буферного устройства 4 поступает на вход установки в ноль первого. 1 й счетчыка 2 импульсов через элементИ 10. По. поступлении очередного ымпульса входной частоты, подлежащей умножению - процесс повторяется. Выходной сигнал буферного устройства 4 является также выкоаным сигналом устройства.Коэффициент умножения частоты определяется коэффициентом .деления частоты делителем 7 частоты,Предлагаемый умножитель частоты обеспечивает по сравнению с известны-.ми повышение точности преобразования .частоты, обусловленное коррекцией перираа выходного сигнала, причем продопжительность коррекции определяется величиной погрешности измерения периода частоты входного сигнала. Формула иэобретеныя Цифровой умножитель частоты следования импульсов, содержащий генератор опорной частоты, первый выход которого 99 6соединен со входом первого счетчикаимпульсов, блок памяти, вход которогосоединен с выходом второго счетчика импульсов, а выход - через блок сравнения кодов, второй вход которого поаключен к выходу первого счетчика импульсов,со входом буферного устройства, о т л ич а ю щ и й с я тем, что, с цельюповышения точности умножения частоты,в него введены делитель частоты, входкоторого соединен со вторым выходомгенератора опорной частоты, а выходсо вкодом второго счетчика импульсов,два элемента И, третий счетчик импульсов, вход которого соединен с выходомделителя частоты, счетный вкод - с выкодом первого элемента И и входом у сустановки минус единицы первого счетчика импульсов, вход установки в нуль которого подключен к выходу второго элемента И, и дешифратор, вход которого соедынен с выходом третьего счетчика импульсов, а прямой и инверсный выкоаыс первыми входами соответственно первого и второго элементов И, вторые входы которык подключены к выходу буферного устройства,Источники информации,принятые во внимание при экспертизе 1. Авторское свидетельство СССР М 429501, кл, Н 03 В 19/00, 1972,2. Патент США М 3798564,кл. 331-1 А 1974.