Аналого-цифровой преобразователь

Союз Советских Социалистических Республик(22) Заявлено 070678 (21) 2624305/18-21с присоединением заявки Нов(51)М К з Н 03 К 13/02 государственный комитет СССР по делам изобретений и открытийДата опубликования описания 23,0880(71) Заявитель Винницкий поли техническ ий ин сти тут(54) АНАЛОГО-ЦИФРОВОЙ ПРЕОБРАЗОВАТЕЛЬ Изобретение относится к вычислительной технике и может быть использовано для преобразования аналоговыхвеличин в цифровые. 5Известен аналого-цифровой преобразователь, содержащий блок сравнения, преобразователькод-н апряжение, регистр, распределитель импульсов, генератор импульсов, эле Оменты И, предназначенный для(поразрядного кодирования входного напряжения 1),Однако такой преобразователь имеет сложный метрологический контрольи йизкую надежностьИзвестен аналого-цифровой преобразователь, содержащий блок управления, регистр цифро-аналоговый пре-,образователь, блок сравнения, причем 2 Овыход блока управления соединен совходом регистра, выход которого соединен со входом. цифроаналоговогопреобразователя, выход цифро-аналоговогофпреобразователя соединен со 25вторым входом блока сравнения, первыйвход которого является входом аналого-цифрового преобразователя, выходблока сравнения соединен со входомблока управления 2, 30 Однако аналого-цифровой преобразователь имеет сложный метрологический контроль и не позволяет правильно кодировать преобразуемую аналоговую величину при расстройке или неисправности хотя бы одного из раз-.рядов цифроаналогового преобразователя,Целью изобретения является упрощение метрологического контроля иповышение надежности, заключающеесяв воэможности правильного кодирования входной аналоговой величины прирасстройке или неисправности одногои более разрядов цифроаналоговогопреобразователя,Укаэанная цель достигается тем,что в аналого-цифровой преобразователь, содержащий блок управления,первый регистр, цифроаналоговыйпреобразователь, блок сравнения введены блок выделения разности, пороговый элемент, второй регистр, блокразвертки кода, блок приведения кода к,минимальной форме и цифровойкоммутатор, причем выход цифроаналогового преобразователя соединен совходом блока выделения разности, выход которого соединен с информационным нходо 1 порогового элемента, Выход порогового элемента соединен совторым входом блока управления, упранляющие входы цифрового коммутатора, порогового элемента блока развертки кода, блока приведения кода кминимальной форме и вход второго регистра соединены с соответствующимивыходами блока управления, выход блока развертки кода соединен с первыминформационным входом цифрового коммутатора, выход которого соединен совходом цифроаналогового преобразователя, выход нторого регистра, соединен со вторым входом первого регистра, выход которого соединен синформационным входом блока развертки кода, нторым информационным входом цифрового коммутатора и информационным входом блока приведения кминимальной форме.Структурная электрическая схема Щусттойстна приведена на чертеже.Устройство содержит входную шину1, блоксравнения, цифроаналоговый преобразователь 3, блок 4 управления, регистр 5, блок б выделенияразности, осуществляющий выделениеи линейное преобразование величинырасстройки разрядов цифроаналогового преобразователя 3, пороговый элемент , цифровой коммутатор 8, блок9 развертки кода, регистр 10, блок11 приведения кода к минимальной Форме,В первом такте блок 4 вырабатывает первую серию команд, записываяединицу н первый (старший) разряд регистра 5, и включает первый канал цифрового коммутатора 8,обеспечиваятем самым включение первого (старшего) разряда цифроаналогового преобразователя 3, Вторая, серия команд 40 включает блок 9, второй канал цифрового коммутатора 8 и пороговый элемент 7, производя при этом развертку первого разряда цифроаналогового преобразователя 3, Блок б осуществляет линейное преобразование разности первого и суммы второго и (р+1)-го разрядов цифроаналогового преобразователя 3. В случае превышения этойразностью допустимого предела, проис ходит срабатывание порогового элемента 7 и запись единицы в первый разряд регистра 10, В конце первого такта происходит сброс в нулевое состояние регистра 5, порогового элемента 7 и выключение блока 9. На втором такте блок 4 второй серией команд записывает единицу во второй разряд регистра 5 и включает лернйй канал цифрового коммутатора Ь, обеспечивая тем самым включение второго разряда бО цифроаналогового преобразователя 3, Вторая серия команд включает блок 9, второй канал цифрового коммутатора 8 и пороговый элемент , производя при этом развертку второго разря да цифроаналогового преобразователя 3, так же как и н первом такте блок б и пороговый элемент 7 вырабатывает соответствующий сигнал, подаваемый н блок 4. В оставшихся (и)-тактах схема работает аналогичным образом, обеспечивая последовательное включение и развертку оставшихся (и)-разрядов цифроаналогового преобразователя 3Запись номера позиции расстроенного или неисправного разряда регистр 10 происходит следующим образом, Если на 1-м такте пороговый элемент 7 сработал первый раз, то и 1-й разряд регистра записывается единица, а в остальных разрядах остаются нули.Коли пороговый элемент 7 срабатывает и на (1+1) -м такте, то в (1+1)-и разряд регистра 10 записывается единица, а в 1-й разряд записывается ноль. Запись единиц н последующие раз-. ряды и нулей в предыдущие разряды происходит до тех пор, пока не перестанет срабатывать пороговый элемент 7. В режиме аналого-цифрового преобразования устройство осуществляет поразрядное преобразование входной аналоговой величины и работает известнымобразом. Отличие состоит н том, чторасстроенные или неисправные разряды,номера которых записаны н регистре10, на соответствующем такте не включаются, Блок 9, блок 6, пороговыйэлемент 7 при работе преобразователяв этом режиме не участвуют. Посколькузолотой р-код при р 1 являетсяизбыточным, то несмотря на наличиене более р расстроенных или неисправных разрядов, код входной аналоговой величины получится правильным,только форма его записи будет неминимальной, поэтому на последнем такте преобразования блок 4 включаетблок 11, в результате чего на выходе блока 11 полученный код будет нминимальной форме, Приведение к минимальной форме представления золотого р-кода осуществляется путем последовательного проведенияопераций свертки и развертки,Введение новых блоков и связейобеспечивает упрощение метрологического контроля и выполнение его автоматически, а также повышение надежности, заключающееся в правильномкодировании вхоцной аналоговой величины при расстройке или неисправности не более р-разрядов цифро-аналогового преобразователя (где р-параметриспользуемого кода). Это позволяеттакже увеличить процент выпуска годной продукции при серийном изготовлении аналого-цифровых преобразователей в виде больших интегральныхсхем эа счет включения в объем готовой продукции преобразователей, име758510 Формула изобретения оставитель А.Титовехред Н. Граб Коррек тор Н, Г ри гору,Катаманин Редак аказ 5653/50 рЦ д та СССРтийнаб., д. 4/ аж 995арственного комитеизобретений и открыва, Ж, Раушская Ти НИИПИ Госу по делам 13035, Мосилиал ППП Патент, г,ужгород, ул,Проектн ющих не более р-расстроенных или неисправных разрядов . Аналого-цифровой преобразователь, содержащий блок сравнения, выход которого соединен с первым входом блока управления, первый выход которого соединен с первым входом первого регистра, выход цифро-аналогового преобразователя соединен с входом блока сравнения, о т л и ч а ю щ и йс я тем, что, с целью упрощения метрологического контроля и повышения надежности введены блок выделения разности, пороговый элемент, второй рэгис тр, блок раз вертк и кода, блок приведения кода к минимальнойформе, цифровой, коммутатор, причем выход цифро-аналогового преобразователя соединен со входом блока выделения разности, выход которого соединен с информационным входом порогового эле; мента, выход- порогового элемента соединен со вторым входом блока управ в 25 ленин, управляющие входы цифрового коммутатора, порогового элемента,блока развертки кода, блока приведв"ния кода к минимальной форме и входвторого регистра соединены с соответствующими выходами блока управления, выход блока развертки кода соединен с первым информационным входомцифрового коммутатора, выход которого соединен со входом цифроаналогового преобразователя, выхоД второгорегистра соединен со вторым входомпервого регистра, выход которого соединен с информационным входом блокаразвертки кода, вторым информационным входом цифрового коммутатора иинформационным входом блока приведения кода к минимальной форме,Ис то чн ик и и н фо рмации,принятые во внимание при экспертизе1, Гитис Э.И. Преобразователи информации для электронных цифровыхвычислительных устройств, М., Энергия,1975, стр, 298, рис, 7-7 а,2, Темников Ф.Е, Теоретическиеосновы информационной техники. М,Энергия, 1971, стр, 116 (прототип) .