Преобразователь кодов

1 ц 526884 Союз Советских Социалистических Республик(21) 1958962/2 аявлено 14.09.7 ки -с присоединением з (23) Приоритет - (43) Опубликовано Государственный комитет Совета Министров СССР по делам изобретенийи открытий 3) У ЧК 681 32(72) Авторыизобретени О. В. Викторов, В. А. Остафин, А. М. Романкеви А. И, Яцуиов Киевский ордена Ленина политехнический институтм. 50-летия Великой Октябрьской социалистическореволюции явител 4) ПРЕОБРАЗОВАТЕ ДОВ хммпро 3 ем зэ Р ходло,ка инеи еобраз 145) Дата опубликования о Изобретение относится к области вычислительной техники и автоматики и предназначено для чреобразования кодов з коды с другим основанием системы счисления.Известны устройства для преобразования кодов чисел из системы счисления с ол;шм о:нозанием в систему счислечня с другим основанием.Одно из известных устройств солержих счетчики, работающие в требуемых системах 1 счисления, блсх управления и ряд логических элементов.Однако этот преобразователь имеет низкое быстродействие.Другое известное устройство обладает высоким быстролейстзием, однако требует значительных аппаратурных затрат и ограниченные функциональные возможности. Наиболее близким техническим реше к данному изобретению является преоб ватель колов, содержащий элементы И гистр преооразуемого числавыходы кого соединены с информационными входами вого блока элементов И, управляющий которого соединен с первым выходом б управления, второй выход которого соел с первым сдвиговым входом регистра пр разуемого числа, выходы двух старши рядов которого соединены с информацио мн входами олока алгебранчсскования,Недостатком известного преобразователя является то, что с его помощью возможен перевод псе только из системы с меньшим основанием в систему с большим основанием.Целью изобретения является расширенно класса решаемых залач, а пменно, выполнение перевода колоз целых чисел с одним произ вольчым основанием з,колы с люоым другим основанием.Поставленная цель достигается тем, что и преобразователь введены второи п третий блоки элементов И, регистр результата, многоразрядный вычптатель, одноразрядный сумматор и одноразрядный зычитатсль, при этом дерзая группа входов многоразрядного вычнтателя соелинена с выходами регистра результата и виолами второго блска элементов И, а выходы подключены к информационным входам третьего блока элементов И, выходы которого соединены с первой группой входов регистра результата, вторая группа входов которого соединена с выхоламп первого олока элементов И, вход старшего разряда регистра результата соединен с выходом его младшего разряда, а слвиговый вход соединен со вторым слзигозым входом регистра преооразуемого числа н третьим выходом блока управления, первый и четвертый выход, которо 526884го соелпнены с управляющим входом второго и третьего элементов И соответственно, пятый и шестой выходы блока управления подключены к управляющим входам блока алгебранчеокого суммирования, первый и второй выходы которого подключены,к.первым входам соответственно первого и второго элементов И, вторые входы которых соединены с сельмым выходом блока управления, восьмой вы. хол которого соединен с первыми входами третьего и четвертого элементов И, вторые входы которых соединены соответственно с выходами одноразрядного сумматора и одноразрядного вычитателя, девятый выход блока управления соединен с входом младшего разряда регистра результата, выход младшего разряда регистра, преобразуемого числа соединен свходами блока управления и одноразрядного вычитателя, выход последующего разряда регистра преобразуемого числа соединен с входом одноразрядного сумматора, входы старшего и предыдущего разрядов регистра преобразуемого числа соединены соответственно с выходами первого и второго элементов И, а входы младшего и последующего разрялов регистра преобразуемого числа соединены соответственно с,выходамн четвертого и третьего элементов И.На чертеже представлена блок-схема предлагаемого преобразователя.Преобразователь содержит слвиговый регистр 1 преобразуемого числа и регистр 2 результата. Выходы регистра 1 через блок 3 элементов И подсоединены к входам одноименных разрядов регистра 2 и к входаы многоразрядного вычислителя 4. Выходы регистра 2 через блок б элементов И подсоединены к входам одноименных разрядов регистра 1 и и входам уменьшаемого многоразрядного вычптателя 4, выходы которого через блок 6 элементов И соединены с входами регистра 2, Регистры 1 и 2 связаны с олоком 7 управления шиной 8, а регистр 1,кроме того - шиной 9, Выходы двух старших разрялов регистра 1 подсоедицены,к входам лвухразрялного блошка 10 алгебраического суммирования, выходы которого связаны через элементы И 11 и 12 с входами двух старших разрялов регистра 1, К другим входам блока 10 алгебраического суммирования через умцожцтель 13,на константу подключен выход старшего разряда регистра 1. Блок 10 алгебраического суммирования соединен также с блоком 7 управления шиной 14 сложения и шиной 1 б вычитания. Выходы двух младших разрядов регистра 1 связаны,со своими входами, причем первый разряд - через одноразрядный вычитатель 1 б и элемент И 17, второй разрял через одноразрядный сумматор 18 и элемент И 19. Вход младшего разряла регистра 2 соединен шиной 20 с блоком 7 управления, который крме того соединен шинами 21 - 24 с элементами И 17 и 19 и элементами И 11 и 12 соответственно.Преобразователь кодов работает в лвухрежимах.Перевод чисел в кол с большим основанием.5 Перед началом работы преобразуемое число записывается в сдвнговый регистр 1, блок 10 алгебраического суммирования по шине 14 настраивается на режущим вычитания. Процесс преобразования осуществляется следующим 1 О образом. Содержимое старшего разряла слвпгового регистра 1 с помощью умножителя 13 умножается на константу, равную 5 - Я (Я - основание исходной системы счисления, 5 - основание системы искомого представления), и вычитается в блоке 10 из содержимого двух старших разрядов регистра 1. По сигналу на шине 22 результат записывается в старшие разряды. После этого по сигналу на шине 9 полученный промежуточный результат сдвигается на один разряд влево. П р ц м е р 1. Перевести число (Х); = 1634в кол с основанием 10. 35 1634331334х 334139244144123123212, 1232330932х 932032766200662 40 слв,Перзый цикл 45 сдв,50 лва слв. Второй цикл сдв. 55 три слв. 60 Ответ: (Х),в = 662Третий цикл опущен, так как старший раз ряд равен нулю. Эта процедура повторяется й - 1 раз, гле 25Й - число разрядов регистра 1, и завершается еще одином,сдвигом влево. Каждый последующий цикл содержит на одну процедуру меньше и на один сдвиг влево больше. Всего производятся Й - 1 циклов, после чего полученное число переписывается в регистр 2.Перевод чисел в код с меньшим основанием. Перед началом работы блок 9 настраивается на выполнение операции сложения. 5Перевод осуществляется в три этапа. На перовом этапе производится дополнительное преобразование исходного чи "ла. При10 этом анализируется содержимое младшего разряда регистра 1,Если число а5, то из него вычитается число 5,с помощью вычитателя 16, а к соседнему слева разряду прибавляется единица с плмощью сумматора 18. Одновременно с этим производится запись числа (Я - 5) в младший разряд регистра 2 по шине 20. Затем с помощью сигнала на шине 8 производится правый сдвиг на один разряд в регистрах 1 и 2. Если число а, (5, то сразу производится правый сдвиг. Указанная процедура повторяется А раз, а затем производится дополнительный правый сдвиг, в результате этого в регистре 2 формируется коррекция. Второй этап заключается в том, что число, з 0 записанное в регистре 1, преобразуется так, как это описано в примере 1, с тем лишь отличием, что в блоке 10 числа суммируются, а не вычитаются. П р и м е р 2. Перевести гисло (Х), = 10.11.10 в,код с о" нованием 10. 1 этап регистр 2 регистр 10.10. 11. 10.два сдв. 2 2 0 2 0 222 б 5 На третьем этапе по сигналу ла шиле 23 число из регистра 1 переписывается в регистр 2, а коррекция - из регистра 2 в регистр 1, где она лреобразуется так же, как это описано выше, Преобразованная коррекция вычи тается из содержимого регистра 2 на вычитателе 4. Полученное число по сигналу ла шине 23 фиксируется в регистре 2 в качестве искомого результата.Псрзый цикл Второй цлхл Третий цикл 3 этап регистр 1:дз. два сдз. трл сдз. Третий цикл ол вычлПредлагаемое изобретение позволяет расширить класс решаемых задач, а именно, позволяет осуществлять перевод чисел не только из системы с меньшим основанием в систему с большим основанием, но и наоборот,Формула изобретенияПреобразователь кодов, содерхкащий элементы И, регистр преобразуемого числа, выходы которого соединены с информационными входами первого блока элементов И, управляющий вход,которого соединен с первым выходом блока управления, второй зыход которого соединен с первым сдвнговым входом регистра преобразуемого числа, выходы двух старших разрядов которого соединены с информационными входами блока алгебраического суммирования, о тли ч а ющи и с я тем, что, с целью расширения класса решаемых задач, в него возведены второй и третий блоки элементов И, регисгр результата, многоразрядный вычитатель, одноразрядный сумматор и одноразрядный вычитатель, при этом первая группа, входов многоразрядного вычитателя соединена с выходами регистра результата и входами второго блока элементоз И, а выходы подключены к информационным входам третьего блока элементов И, выходы, которого соединены с первой группой входов регистра результата, вторая группа входов которого соединена с выходами первого блока элементов И, вход старшего разряда регистра результата соединен с выходом его младшего разряда, а сдвиговый вход соединен со вторым сдвиговым входом регистра преобразуе мого числа и третьим выходом блока управления, первый и четвертый выход которого соединены с управляющим входом второго и третьего элементов И соответственно, пятый и шестой выходы блока управления подключе ны к управляющим, входам блока алгебраического суммирования, первый и второй выходы которого подключены к первым входам соответственно первого и второго элементов И, вторые входы которых соединены с седьмым вы ходом блока управления, восьмой выход которого соединен с лервыми входами третьего и четвертого элементов И, вторые входы которых соединены соответсввенно с выходами одноразрядного, сумматора н одноразрядного 20 вычитателя, девятый выход блэка управлениясоединен с,входом младшего разряда регистра результата, выход младшего разряда регистра преобразуемого числа соединен с входами блока управления и одноразрядного,вы читателя, выход последующего разряда регистра преобразуемого числа соединен с входом одноразрядного сумматора, входы старшего и предыдущего разрядов регистра преобразуемого числа соединены соответственно ЗО с выходами первого и второго элементов И,а входы младшего и последующего разрядов регистра преобразуемого числа соединены соответственно с выходами четвертого и третьего элементов И.Поди исССР каз 926/1221ЦНИИ п. Харьк, фил. пред. Патент Изд, Ъе 1673 осударственного кпо делам изобр Москва, Ж, Р митетатенийушска Тпрагк 864Совета Министрооткрытийсаб., д. 4/5