Многоканальный цифро-аналоговый преобразователь

Своз Соеетекик Социалистических Республик(23) Приоритет ГосСове арственнын комитета Министров СССРделам нэобретеннйн открытий(45) Дата опубликования отисвиии 05,1.27 Г М, Пет скалеЭто,устройство следящей системы, чительным динамич ,позволяет использ построено ичто приводиеским ошибкамовать его в схемек эна;и не М) Заявлеио 03,П 74 (21) 2) Авторы изобретения Г Н. Захарова, Г. Изобретение относится к цифроана". логовой Вычислительной технике, может быть использовано при совпадении средств цифроаналогового преобразования информации повышенной точности.Известен многоканальный цифроаналоговый преобразователь, содержащий генератор импульсов и ряд каналов цифроаналогового преобразования, .регистры, коммутаторы цифровых и аналоговых сигналов, последовательный цифроаналоговый преобразователь, элементы аналоговой памяти. Недостатками :такого преобразователя являются низкое быстродействие и невысокая точность И .Наиболее близким к данному изобретению техническим решением является многоканальный цифрбаналоговый преобразователь, содержащий генератор импульсов, ряд каналов цифроаналогового преобразования, блок управления, .коммутатор аналоговых сигналов, опор" ный цифроаналоговый преобразователь,25 компаратор аналоговых сигналов 2 . зионных.системах с малым интервалом обращения к каналам цифроаналогОНОгО преобразования. Резисторная матрица н следящей системе должна быть очень точно подогнана соответственно разрешающей способности преобразователя или Выполнена по специальному закону, если используется резисторная мэтрсца с невысокой стабильностью И ТОЧНОСТЬЮ ПОДГОНКИ РЕЭИСТОРОН,Цель изобретениЯ - пОВышение быстродействия преобразователя.Постанленая цель НОстигается тему что н многоканальный цифроаналоговый преобразователь,. Содержащий ряд отдельных циФроаналоговых преобразователей, каждый из которых состоит из цифроаналоговых преобразователей старших и младших разрядон, блок управления, коммутатор аналоговых сигналов, опорный цифроаналоговый преобразователь с рев .Истром памЯти, Включены сумматоры аналоговых и циФровых Синаон, коммутатор цифровых ных сигналОВ эапОминающих регистрОВ цифроаналогоных преобразователей н аналого-циФровой преобразователь разНОСтк, ВХОД КОТОРОГО СОЕДИНЕН С СУМ- матором аналоговых сигналов, подключенньн 1 первым входом к выходу Опорного цифроаналогового преобразователя и вторым входом - через коммутато аналоговых сигналов - к аналоговым выходам каналов, Выходы запоминающих регистров цифроаналоговых преобразователей через коммутатор цифровых сигналов соединены со входом запоминающего регистра опорного цифроана Логового преобразователя, выходы, триггеров младших разрядов этого регистра соединены с сумматором цифровых сигналов, вторые входы которого соединены с выходами аналого-цифрового 10 преобразователя разности, а выход этого сумматора через конъюнкторы, вторые входы которых управляются сигналами блока управления, соединен со входами младших разрядов регистров цифроаналоговых преобразователей всех каналов преобразователя.На чертежепредставлена структурная схема предложенного устройстваМногоканальный цифроаналоговый 20 преобразователь содержит И цифроаналоговых преобразователей старших разрядов 1, И цифроаналоговых преобразователей младших разрядов 2, М 1 запоминающих регистров 3, коммутаторы аналоговых и циФровых сигналов 4, 5, опорный циФроаналоговый преобразователь б, сумматоры аналоговых и цифровых сигналов 7, 8, аналогоцифровой преобразователь разности 9,30 конъюнкторы 10, блок управления 11,Особенность схемы состоит в том, ,что в ней используются цифроаналоговые преобразователи 1 и 2, в кото рых погрешность может быть намного больше допустимой для выходных величин У : У .,Цля повышения точностиИдо требуемого уровня после занесения кодов в регистры 3 цифроанало говых преобразователей результаты корректируются с помощью опорного цифроаналогового преобразователя б. В соответствии с адресом канала, ,поступающим с блока управления 11 на коммутатор 5, входной код выб-, ранного по адресу канала преобразова 45 теля с триггеров запоминающего регистра через коммутатор цифровых сигналов 5 переписывается в запоминающий,регистр 3 опорного цифроаналогового преобразователя. Соответствующий этомуВ) коду сигнал с опорного цифроаналогового преобразователя поступает на сумматор аналоговых сигналов 7, на другой вход которого приходит сигнал с аналогового коммутатора 4. Разность, 58 полученная на выходе сумматора 7, преобразуется аналого-циФровым преобразователем 9 в цифровой код, и последний складывается сумматором 8 с содержимым младших разрядов регистра 3 опорного цифроаналогового преобразователя б. Полученный корректирующий погрешность код с сумматоюа 8 через конъюнктор 10, открытый управляющим сигналом блока 11, переписывается в регистр младших разрядов выбранного по адресу преобразователя.Предлагаемая схема преобразователя по сравнению с известной позволяет значительно сократить продолжительность многоканального преобразования и создать экономичную не требующую ручной подстройки каналов цифроаналогового преобразователя, достаточно быстродействующую систему.Формула изобретенияМногоканальный цифроаналоговыйпреобразователь, содержащий ряд отдельных цифроаналоговых преобразователей, каждый из которых состоит изцифроаналоговых преобразователейстарших и младших разрядов, блок управления, коммутатор аналоговых сигналов, опорный цифроаналоговый преобразователь с регистром памяти,о т л и ч а ю щ и й с я тем, что, сцелью повышения быстродействия, в неговключены сумматоры аналоговых и циф-ровых сигналов, коммутатор цифровыхвыходных сигналов запоминающих регистров цифроаналоговых преобразователейи аналого-цифровой преобразовательразности, вход которого соединен ссумматором аналоговых сигналов, подключенным первым входом к выходуопорного цифроаналогового преобразователя и вторым входом - через коммутатор аналоговых сигналов - к аналоговым выходам каналов, выходы запоминающих регистров цифроаналоговых преобразователей через коммутатор цифровыхсигналов соединены со входом запоминающего регистра опорного цифроаналогового преобразователя, выходытриггеров младших разрядов этого регистра соединены с сумматором цифровых сигналов, вторые входы которогосоединены с выходами аналого-цифрового преобразователя разности, а выход этого сумматора через конъюнкторы, вторые входы которых управляютсясигналами блока управления, соединенсо входами младших разрядов регистРов цифроаналоговых преобразователейвсех каналов преобразователя.Источники информации, принятыево внимание при экспертизе:1. ЬсЬп 1 Н Н."ЕВес 1 говс Эейдп,1968, ч 16, Р 22,1. 35.2, Марьянович С. и др. Цифроуправляемые коэффициенты для гибриДныхсистем, в кн, Труды 111 конгрессаА 1 СА, ч, 2, Прага, 1973, с. 32134.ППП Патент, г. Ужгород, ул. Проектна л Ц)11 ТирГосударс о делам и 113035, И одписноета Совета Иинистров ССкрытийушская наб., д. 4/5 аж 1044. П твенного комите зобретений и от осква, Ж, Ра