Устройство для контроля памяти

ОП ИСАНИЕ ИЗОБРЕТЕНИЯ К АВТОРСКОМУ СВИДЕТЕЛЬСТВУ Соизэ СоветскихСоциалистическихРеспублик и 739658 ЬФФММьа(22) Заявлено 01.11.77 (21) 2539868/18-24 с присоединением заявки Мбзвудврвтввииив квинтет СССР . аю делан изобретеннй и открытий(088,8) Дата опубликования описания 09.06.80(54) УСТРОЙСТВО ДЛЯ КОНТРОЛЯ ПАМЯТИ 3Изобретение относится к области ЗУ.Известно устройство дпя контроля памяти 1) содержащее дпя задания последовательности выбираемых адресов, ви.- дов операций, хранения и обработки результатов ЦВМ. Оно обладает недостаточ 5 ным быстродействием при онтропе оперативных блоков памяти.с малым временем обращения.Из известных устройств наиболее близ- ким техническим решением к изобретению является устройство дпя контроля памяти, . содержащее блок формирования тестов, выходы которого подключены к одним входам блока формирования импульсов записи, и чтения, регистра числа и блока сравнения, . другие входы, которых соединены соответственно с выходом блока местного управления, входом устройства и выходом регистра числа, регистр адреса и блок управления 121В этом устройстве можно реализовать лишь тесты дпя проверки блоков памзтгй, имеющие в алгоритме построения поспедовательное обращение по адресам проверяемого блока. Реализовать же проверяющие тесты определяющие сохранность информации по данному адресу. при обращении к другим адресам,.невозможно, Это существенно сужает область применения устройства, в частности не позволяет эффективно использовать его дпя к онтроля оперативной: полупроводниковой памяти.Целью изобретения является расширение области применения устройства за счет обеспечения втземожности контроля полупроводниковой оперативной памяти. Поставленная цель достигается тем, ,что предложенное устройство содержит дополнительный регистр адреса, триггер и коммутатор, выход которого соединен с выходом устройства, а входы подключены соответственно к выходам триггера и реюгистров адреса. Входы триггера и дополнительного регистра адреса соединены с выходами блока управления.3 7396На чертеже изображена структурнаясхема-предложенного устройства.Устройство содержит блок управления1, регистр адреса 2, триггер 3, коммутатор 4, блок формирования импульсов5записи и чтения 5, блок формированиятестов 6, дополнительный регистр адреса 7, регистр числа 8, блок сравнения 9,блок останова 10 и блок местного управления 11Выход коммутатора 4 соединен с выходом устройства, а входы подключены соответственно к выходам триггера 3 и реги-стров 2 и 7, Входы триггера 3 и регистра 7 соединены с выходами блока 1.15Работу устройства рассмотрим на примере контроля полупроводникового блокапамяти тестом, типа Галоп". Данный тест предполагает первоначальную запись , по-му адресу "1" ( т =1,2,3И ) и "О" по всем остальным т =1 адресам.20 дальше тест предполагает поочередное считывание и контроль записанной информации по 1 =му адресу (,) =1,2,3 . Ии 43 ) и по постоянному ) -му25 адресу с увеличейием на 1.-го адреса при переборе всех ) -х адресов, Достигается. это следующим образом. По сигналам из блока управления 1 адресный регистр 2 устанавливается в состояние30 1 -го адреса, триггер 3 устанавливает коммутатор 4 в такое состояние, по кото- - рому сигналы адреса регистра 2 проходят через коммутатор 4 на выход устройства. Блок формирования импульсов записи и чтени я 5 по сигналам из блока формирования15 тестов 6 и блока управления 1 выдает на выход устройства сигнал чтения ф 1 ф. Чте:ние ф 1 ф, таким образом, производится по-му адресу проверяемого, блока памя 40Регистр 7 устанавливается в состояние ) -го адреса и триггер 3 перебрасывается в другое состояние, подключая выход устройства через коммутатор 4 к вы.- 4 ходу регистра 7, Блок формирования им пульсов записи и чтения 5 подает по1,) -му адресу на выход устройства сигналчтения "О".Сигналом из блока управления 1 триттер 3 снова перебрасывается, подключая выход устройства через коммутатор 4 к выходу регистра 2, который вновь выбирает-ый адрес, по. которому производится чтение ф 1 ф. Сигналом из блока управле 55 ния 1 регистр 7 устанавливаетсяв состояние+1) го адреса, Коммутатор 4 ,иод управлением тригтера 3 подключает к выходу. устройства выходы регистра 7 и 58 4по выбранному ( +1)-му адресу производится чтение "О". Дальше производятся аналогичные коммутации триггером 3 через коммутатор 4 выходов регистров 2 и 7 при переборе регистром 7 остальных ( й - 3) адресов, причем после перебора всех адресов регистром 7 регистр 2 устанавливается в следующем (1 +1)-е состояние и производятся аналогичные коммутации. Считанные из проверяемого блока памяти сигналы подаются на регистр 8, а оттуда на блок сравнения 9, который в случае несовпадения считанной и записанной информации выдает на блок останова 10 сигнал, по которому прекращается работа блока 11 и работа всего устройства.Использование дополнительного адрес. ного регистра, триггера и коммутатора выгодно отличает описанное устройство прототипа, Для расширения области применения прототипа необходимо применение либо специализированной вычислительной машины для задания необходимой последовательности адресов, специального процессора, что менее эффективно, чем применение дополнительного адресного регистра, коммутатора и триггера. Формул а изобретения Устройство для контроля памяти, содержащее блок формирования тестов, выходы которого подключены к одним входам блока формирования импульсов записии чтения, регистра числа и блока сравнения, другие входы которых соединены согответственнос выходом блока местногоуправления, входом устройства и выходомрегистра числа, регистр адреса и блокуправления, о т л и ч а.ю щ е е с я тем,что, с целью расширения области применения устройства за счет обеспечения возможности контроля полупроводниковой оперативной памяти, оно содержит дополнительный регистр адреса, триггер и коммутатор, выход которого соединен с выходомустройства, а входы подключены соответственно к выходам триггера и регистровадреса, входы триггера и дополнительногорегистра адреса соединены с"выходамиблока управления.Источники информации,принятые во .внимание при. экспертизе1, Электроника, % 18, 1969,с. 25-24.2. Информационный лист ВИМИ, Мо 761464 (прототип).Тираж 662 Государственного ел ам изобретений осква, Ж-ЗБ, Рау аквз 295148 Пкомитета ССпо д и открытий113035, М шская наб., д одп Филиал ППП "Патент, г. Ужгород Составитель .В. Рудаков Редактор Л. Утехина ТехредЖ,Кастелевич К