Оперативное запоминающее устройство
Похожие патенты | МПК / Метки | Текст | Заявка | Код ссылки
Текст
с,вмгяпа с 4с д"йк-е ОП ИИЗОБРЕТЕНИЯ Союз СоветскмкСоцнапкстическннРеспублик(5 )М. Кл, 6 11 С 29/00 с приспелинением заявки Ж Гасударственный комитет СССР вв Аевам изобретений и открытий(72) Авторы изобретения А. В, Тимашев, В, И. Антошкин и А, А. Борттскин Особое конструкторское бюро вычиспитепьной техникиРязанского радиотехнического института(54) ОПЕРАТИВНОЕ ЗАПОИИНАЮШЕЕ УСТРОЙСТВО Изобретение относится к запоминающим устройствам и может быть испопьзовано в вычиспитепьной технике,Известны запоминающие устройства,содержащие регистр адреса, дешифраторадреса, наконитепь, информационные ре 5гистры, блок контроля, которые производят контроль записываемой и считываемойинформации и выдают сигнал ошибки в случае несоответствия информационных и1 Оконтрольных разрядов Я и ЯНаиболее близким техническим решением к предлагаемому явпяется устройство,содержащее регистр адреса, подкпюченныйк дешифратору адреса, выходы которогосоединены с адресными входами бпока запоминающих матриц, регистр слова, блокусилителей считывания-записи, бпок контроля и управлявшие шины. В нем осушествпяется контроль адреса и слова с помощью бпока контроля на соответствиеинформационных и контрольных разрядов ивссстановпение информации в спучае сбояв адресном тракте .51 2Недостатком данного устройства является то, что в нем разрешается зались и .считывание информации иэ пюбой ячейки.Однако существуют вычислительные системыв которых массивы дпя нескопт ких процессоров располагаются в одной и той же зоне оперативного запоминающего устройства. В данной зоне расположены массивы, данные из которых могут считываться несколькими процессорами, кроме того существуют такие массивы, данные из которых могут быть считаны только одним иэ процессоров, на котором обычно реапиэуется операционная система. Поатому дпя нормальной работы вычиспитепьной системы очень важно предотвратить запись данных в массивы, из которых допускается только считывание, а также считывание данных из массивов, к которым доступ данного процессора не разрешен.Следовательно, функционапьные возмож ности известного устройства не поэвопяют"испольэовать его при построении вычислительных систем опредеденного класса.Белью изобретения явдяется расширениеобласти применения устройства.Поставденная цель достит ается тем, что,в оперативном запоминающем устройстве,содержащем регистры адреса .и сдова, соединенные соответственно через дешифратор и бдок усидитедей записи-считыванияс запоминающим модулем, пЕрвые входы 10регистра сдовв подкдючены к соответствующим входным шинам, блок контроля иуправдяющие шины, введены элементы НЕ,И, ИЛИ и доподнитедьный регистр слова,первые входы которого соединены с соответствующими выходами блока усидитедейзаписи-считывания, вторые - с одними извыходов регистра слова, другие выходыкоторого подкдючены непосредственно иЧерез элементы НЕ к первым входам соответствующих элементов И, вторые входыкоторых подключены к соответствующимуправляющим шинам, выходы эдементов Ичерез эдементы ИЛИ соедийены со вторыми входами доподнитедьного регистра сдова, выходы которого подключены ко вторым входам регистра сдова и входам блока контродя,Нв чертеже представдена функциональная блок-схема оперативного запоминающего устройства. Устройство содержит регистр 1 адреса,дешифратор 2, запоминающий модуль 3,блок 4 усидитедей записи считывания, регистр 5 слова, блок контродя 6, доподнктельный регистр. 7 слова, элементы 8 НЕ,эдементы 9 И, (первые), эдементы 10 И(вторые, элементы 11 ИЛИ,40Оперативное запоминающее устройствоподключается к другим устройствам с помацью сдедующих упрввлякнцих шин: входных шин 12 адреса, шины 13 сигнала, управляющего перекдючением входов блока454 усидитедей считывания-записи в зависимости от режима работы устройства,шины 14 сигнвда, упрввдяющего переключением входов и выходов дополнительногорегистра 7 слова в зависимости от режимов работы устройства, входных шин 1550слова, шины 16 сигнала, управляющегоцерекдючением входов регистра 5 слова взависимости от режима работы устройства, шины 17 сигнала, подключенную к уп 55равляющим входам первых схем 9 И, шины 18 сигнала, подключенную к управдяющимвходам вторых схем 10 И, шины19 сигнала ошибки,59 фРегистр 1 адреса подключен к дешифратору 2 адреса, выходы которого соединены с адресными входами блока 3 эап минвющих матриц, блок 4 усилителей считывания-записи подкпючен к блоку 3 запоминающих матриц. Выход каждого из информационных разрядов (одни из выходов) регистра 5 слова соединен с соответствующим входом блока 4 усилителей считывания-записи и вторым входом соответствующего разряда дополнительного регистра 7 споив, первый вход каждого иэ разрядов которого соединен с соответствующим выходом блока 4 усилителей считывания-записи. Выход каждого иэ разрядов дополнительного регистра 7 сдова соединен соответствующим входом бдока 6 контроля и вторым входом соответствующего разряда регистра 5 слова, первый вход которого подкдючен к входной шине 15 слова. Выход каждого из контрольных разрядов ,(другие входы) регистра 5 сдова соединен с информационным (первым) входом первого эдемента 9 И и входом эдемента 8 НЕ, выход которого соединен с информационным (первым) входом второго элемента 10 И, выходы эдементов 9 И и 10 соединены со входами элементов 11 ИЛИ, выходы которых подкдючены к соответствующему входу блока 4 усилителей считывания-записи и второму входу соответствующего разряда дополнительного регистра 7 слова. Управляющие входы ,всех эдементов 9 И объединены между собой и подключены к управляющей шине 17, управляющие входы всех элементов 10 И объединены между собой и подключены к управляющей шине 18. -Устройство работает в следующих режимах: запись, запись с инверсией контродьных разрядов, запись с проверкой, счи 1 ывание, считывание с инверсией контрольных разрядов. В режимах запись, запись с инверсией контрольных кодов и. запись с проверкой, адрес ячейки, находящейся на входных шинах адреса 12, и записываемое сдово, находящееся на входных шинах 15 слова фиксируются соответственно, нв регистре 1 адреса и регистре 5 слвв. Затем с помощью сигналов на управляющих шинах 14 и 18 осуществляется перепись слова (контродьные разряды не инвертируются) с регистра 5 слова нв дополнительный регистр 7 слова и подключение его выходов к блоку 6 контроля. Появление на шине 19 сигнала свидетельствует об ошибке в принятой информации и запись информации9 66 контроля. Отсутствие сигналов ошибкина шине 19 свядетепьствует о нормаьнойработе устройства,Таким образом устройство выдает сигнал ошибки: при сбое входной информации, прн попытке записи данных в режиме запись с проверкой в ячейки, в которые дан ные при начальной загрузМе были записаны в режиме запись с инверсией контрольных разрядов; при попытке считывания .данных в режиме считывания иэ ячеек, в которые данные при начальной загрузке были записаны в режиме запись ,о инверсией контрольных разрядов; пря ;сбое информации внутри устройства е Анализ сигналов ошибки позволяет цредотвратить последствия, которые могут возникнуть иэ-за нес анкционярованных обращений к массивам. Следовательно рюширение области применения предлагаемого устройства делает возможным использование оперативного запоминающего устройства при построении высоконадежных мультипроцессорных вычислительных систем, работающих с общим полем памяти. формула изобретения Оперативное запоминающее устройство, содержащее регистры адреса и слова, соединенные соответственно. через дешяфратор и блок усилителей записи-считывания с запоминающим модулем, первые входы регистра слова подключены к соответст вующим входным шинам, блок контроля и управляющие шины, о т п и ч а ю щ ее с я тем, что, с целью ржшярения области применения устройства эа счет одновременной обработки неоднородного массива данных с инверсией контрольных разрядов, оно содержит элементы НЕ, И, ИЛИи дополнительный регистр слова, первыевходы которого соединены с соответствующ.имя выходами блока усилителей записи- считывания, вторые - с одними из выходов регистра слова, другие выходы которого подключены непосредственно и через элементы НЕ к первым входам соответсч вующих элементов И, вторые входы которых подключены к соответствующим управляющим шинам, выходы элементов И через элементы ИЛИ соепкнены совторыми входами дополнятельного регистра слова, выходы которого подключены ко вторым 5 73968в ячейку не производится. При отсутствии сигнала ошибки и работе устройствав режиме запись с помощью сигналов нашинах 18 (контрольные разряды не инвертируются) 13 и 14 осуществляетсяподключение слова с регистра 8 слова кблоку 4 усилителей счятывания-зацись изапись слова в ячейку памяти в соответ)ствии с адресом, хранимым на регистре1 адреса. Режим запись с инверсией конт рольных кодов отличается от режима записьтем, что управляющий сигнал появляетсяне на шине 18, а на шине 17 вследствиечего значение контрольного разряда инвертяруетсяс помощью элементов 8 НЕ. Вэтом случае. в ячейку записывается словос инвертированными контрольными разрядами,При работе устройства в режиме запись с проверкой после контроля эаписйваемого слове в случае отсутствия сигна Ола ошибки происходит предваритеаьное считывание слова, хранимого по адресу, зафиксированному на регистре 1 адреса. Спомощью сигналов на шянах 13 и.14 производятся запись считанного слова на 25доцолнитецьный регистр 7 слова и подключение его выходов к блоку 6 онтроля.Если в этом случае на шине 19 не появляется сигнал ошибки, то с цомснцью сигпалов на шинах 18 (контрольные разряды зоне инвертируются) 13 и 14 осуществляется подключение слова с.регистра 8 словак блоку 4 усилителей записи-считыванияи запись слова в ячейку в соответствянс адресом, хранимым на регистре 1 адре- з 5са. При работе устройства в режиме сч.тывания с помощью сигналов на шинах 13и 14 щвисходят считывание слова иэ,ячейки в соответствии с адресом, хранимымна регв:тре 1 адреса, запись этого слова 4 Она дополнительный регистр 7 слова, подключение выходов дополнительного регист-ра 7 слова к блоку 6 контроля, появлениесигнала ошибки на выходе 19 свидетельствует о несоответствия информационных 45и контрольных разрядов. При работе устройства в режиме считывания с инверсиейконтрольных разрядов также происходитсчитывание слова и запись его на дополнительный регистр 7 слова, но беэ подключения его выходом к блоку 6 контроля. Вместо этого с помощью сигналов на шине 16 происходит перепись слова с дополнительного регистра 7 слова на регистр8 слова. Затем с помощью сигналов нашинах 17 и 14 происходит инверсяя контрольных разрядов, а запись модифицирован=-ного слова на дополнительный регистр 7слова и подключение его выходов к блокуоставитель Л. Лмусьевахред Я, Бирчак Редактор С. ТараЗак"аз З 052 911 НИИП орректор Т, Сквордов енко Тираж 662 И Государственного ком о делам изобретений и Москва, Ж, Раушск одпис кое ета СССРкрытийнаб., д. 4/5 ЗОЗ 5,. Прое П "Патент", г. Ужгород лапал Г7739659 8йа)дам регистра слова и входам блока 2. Авторское свидетельство СССРконтроля. У 504249, кл, (з 11 С 29/00, 1974.Источники информации,прйнитые во внимание при экспертизе 3. Авторское свидетельство СССР1. Авторскосвидетельство СССР 5 ,528614, кл, С 11 С 29/00, 1974516101, кл. О 11 С 2 Э/00, 1974. (прототип).
СмотретьЗаявка
2571643, 18.01.1978
ОСОБОЕ КОНСТРУКТОРСКОЕ БЮРО ВЫЧИСЛИТЕЛЬНОЙ ТЕХНИКИ
ТИМАШЕВ АЛЕКСАНДР ВАСИЛЬЕВИЧ, АНТОШКИН ВИКТОР ИВАНОВИЧ, БОРИСКИН АЛЕКСЕЙ АЛЕКСЕЕВИЧ
МПК / Метки
МПК: G11C 29/00
Метки: запоминающее, оперативное
Опубликовано: 05.06.1980
Код ссылки
<a href="https://patents.su/4-739659-operativnoe-zapominayushhee-ustrojjstvo.html" target="_blank" rel="follow" title="База патентов СССР">Оперативное запоминающее устройство</a>
Предыдущий патент: Устройство для контроля памяти
Следующий патент: Предметный столик микроперемещений
Случайный патент: Шахтный теплоаккумулирующий экран