Постоянное запоминающее устройство

(72) Авторы иэобретени Липилин арманов и В.. М. Корсунс ЪЮйзидзщ ВЙГ 5 м 71) Заявитель ПОМИНАЮЩЕЕ УСТРОЙСТВО(54 1 2Изобретение относится к области, вы- Наиболее".близким к предложенномучислительной. техники и предназначено для устройству по технической сущности яв." построения постоянных запоминающих уст- ляется постоянное запоминающее устройройств (ПЗУ цифровых вычислительных ство, которое содержит накопитель, вы-. машин и систем дискретной автоматики. полненный в виде диодной матрипы, входягИзвестно ПЗУ с накопителем (число ные шины которого, соединяющие аноды вым блоком), выполненным в виде диодной диодов, имеют внешние выводы, а выходматрицы 11 ные подключены к резисторам. ВторыеТакое выполнение накопитеуя является концы резисторов подключены к шинам одним из наиболее рациональных при по- второй диодной матрицы, соединяющим1 Остроении, например, интегральных ПЗУ. аноды диодов, и к входам выходных диод- Особенно перспективны диодно-матричные ных сборок, ортогональные шины второй ПЭУ, собираемые из диодно- резистивных диодной ватрицы и выходы диодных сбополупроводниковых интегральных микро- рок также имеют внешние выводы схем высокой стбпени интеграций, кото- Резисторы вместе со второй ди дной рые получили название диодных матрич- матрицей и выходными сборками образуют , ных БИС, В их состав наряду с диодно- адресный узел, обеспечивающий выдачу на матричным накопителе входят дополни- выходы диодных сборок информации толь- тельные диодно-резистивные узлы, обе- ко с тех выходных шин накопителя; адрес спечивающие организацию выборки ин которых соответствует коду, подаваемому формации..на выводы шин второй диодной матрипы,Однако невысокая помехозащищенность Недостаток етого устройства - сравнииэвестиого устройства значительно сужает тельно высокий уровень. выходного сигнаобласть его применения. ла "О, который при неблагоприятном37396стечении обстоятельств может достигать0,9 В; Это ухудшает соотношение уровней выходных сигналов при построенииПЗУ.Это достигается тем, что в постоян 5ное запоминающее .устройство, содержащее первые и вторые диоды, соединенныепо матричной схеме, причем катоды первых диодов через резисторы соединены санодами вторых диодов и анодами 10третьих диодов, аноды первьух диодов подкщочены к первым входным шинам, а катодьу вторых диодов соединены со вторымивходными шинами, и выходные шиньу, введены четвертые диоды, аноды которых15подключены к катодам третьих диодов, акатоды - к выходным шинам.На чертеже изображена электрическаясхема устройства.Оно содержит первые, вторые, третьи 20и четвертые диоды 1-4, резисторы 5, первые входные шины 6, вторые входные шиньу 7,выходные шины 8,Устройство работает спедууошим обра-зом. 25При поступлении высокого потенциапана один из первых входных шин 6 он передается на выбранные диоды 1 и черезрезисторы 5 на соответствующие вторыедиоды 2. Причем невыбранные вторые ди- з 0оды 2 шунтируются, так как на невыбранных вторых входных шинах 7 присутствуетнизкий потеущиап, На одной выбранной шине 7 находится высокий потенциал. Поэтому этот высокий потенциал передается на З 5одну из выходных шин 8, что равнозначно считыванию сигнала "1. Если же всоответствующем перекрестии матрицы неокажется одного из диодов 1, то на одной из Выходных шин 8 оказывается низкий 40потенциал, что приводит к считыванию "0",Включение диодов 4 между катодамидиодов 4 и выходными шинами 8 приводятк снижению уровня выходных сигналов 0примерно на вепичину Чу прямого падения 45напряжения на одном из диодов 4. Уровень сигнала "1 снижается при этом наменьшую величину, ревную Ь ЕуВ+йугде г 1 - вепичина сопротивпения одного из 50резисторов 5; Я - входное сопротивлениеусипителя-формирователя сигналов считывания которое обычно приблизительно равноЯ. В, результате соотношение выходных сигналов 0" и 1 существенно улучшается.В ПЗУ, накопитель и адресный блоккоторого выполнены в интегральном ис 53 аполнении, а информационная емкость накопитепя равна 2048 бит, установлены резисторы с величиной сопротивления 5 ком, максимальный уровень выходного сигнала 0 при отсутствии диодов достигает величины 0,9 В, а минимальный уровень сигнала "1" - 1,35 В. При напичии диодов 4 максимальный уровень выходного сигнала "О" снижается до 0,3 В, а минимальный уровень выходного сигнала становится равным 1,05 В, Соотношение уровней с 1,5 возрастает до 3,5, а разность увепичивается с 0,45 до 0,74 В. При новом соотношении уровней сигналов существенно упрощается задача построения усилитепей-формирователей сигналов считывания, улучшается помехозащкценность и надежность ПЗУ. Одновременно достигается и еще один попожитепьный эффект, заключающийся в том, что при объединении одноименных выходов от нескольких диодньух матриц на входе одного усипителя-формирователя сигналов считывания напичие диодов 4 существенно уменьшает дополнительную емкость, подключаемую к входу усилителя, благодаря чему сводится к минимуму снижение быстродействия ПЗУ при наращивании его информационной емкости. формул а изобретения Постоянное запоминающее устройство,содержащее первые и вторые диоды, соединенные по матричной схеме, причем катоды первых диодов через резисторы соединены с анодами вторых диодов и анодами третьих диодов, аноды первых диодовподкпюченьу,к первым входным шинам, акатоды втофьух диодов соединены со вторыми входными шинами, и выходные шины,о т и и ч а ю щ е е с я тем, что, с цепью повышения помехозащищенности устройства за счет снижения уровня выходного сигнала 0", в него введены четвертые диоды, аноды которых подключены ккатодам третьих диодов, а катоды - квыходным шинам.Источники информ ации,принятые во внимание при экспертизе 1. Брик Е. А. Техника ПЗУ. М., Советское радио, 1973, с. 30-35.2, Авторское свидетельство СССР % 556498, кл, 6 11 С 17/00, 04.03,75 (прототип).. Ужгород, ул. Проектная, 4 ПП "Патент Заказ 2951/48 Тираж,662 ЦНИИПИ Государственного к по делам изобретений и 113035, Москва, Ж, Рау