Парафазный сдвигающий регистр

ОП ИСАНИ ЕИЗОБРЕТЕН ИЯК АВТОРСКОМУ СВИДЕТЕЛЬСТВУ 1 1 739654 Союз СоветскикСоциалистическихРеспублик(23) Приоритет Опубликовано 05.06,80, Бюллетень Рй 21 Дата опубликования описания 09.06,80 В. И. Редченко и В. В, Малый(7 ) Заявител ПАРАФАЗНЫЙ СДВИГАЮЩ РЕГИСТР,и соединен соа вхощя - с И-НЕ, первы г1Изобретение предназначено дпя исполь зования в счетно-решающих устройствах,устройствах автоматикиинформационнризмерительной техники, а также в разлапых устройствах приема и передачи дискретных сообщений,Известны парафазные сдвигаощие регистры, содержащие последовательно соеатненные элементы памяти на триггерах собъединенными счетными входами, к которым подключена шина сдвига Щ и 2,Однако эви устройства сложны. и ненадежны, что вызвано большим количествомэлементов и сложной структурой схемысдвига.Наиболее близким к предложенномурегистру по технической сущности явля. ется парафазнйй сдвигающий регистр, содержащий последовательно соединенныечерез элементы И-НЕ элементы памяти,на триггерах с. объединеннымй счетнымивходами. Выходы элементов И-НЕ в ука;занном уст)иФстве соединены о единичными и нулевыми входами. соответствующих триггеров, а входы - с выходамитриггеров, причем вторые входы элементов И-НЕ подключены к шине тактовыхимпульсов 3Недостатки известного парафазного 5регистра заключаются в том, что он имеет большее число информационных входов,требует применения тактовых импульсов,а также специального устройства формирования этих импульсов с обязательной временной привязкой к диаграмме поступления входного парафазного кода.Цепь изосретенйя - повышение надежности устройства и его быстродействия.Это достигается тем, что в парафазныйсдвигающий регистр, содержащий последовательно соединенные элементы памяти натриттервх с объединенными счетными входами и элементы И-НЕ, дополнительновведены элементы памяти на триггере, инверторы и элемент ИЛИ, выход которогосчетными входами триггеров,выходами одних. элементове входы которых соответствен3 7396ио соединены с нупевым и единичным выходами триггера дополнительного элементапамяти, вторые входы элементов И-НЕподключены к выходам инверторов, входыкоторых подкпючены к нулевому и единичному входам триггера дополнительного5эпемента памяти и соответствующим выходам, других элементов И-НЕ, при этом ну-левой выход триггера дополнительногоэлемента является информационным входом.сдвигающего регистра.На чертеже представлена функционапьная схема парафазного сдвигающего регистра.,Парафазный сдвигающий регистр содержит дополнительный эпемент 1 памяти натриггере; инверторы 2 и 3, элемент ИЛИ4, поспедовательно соединенные. элементы5 памяти на триггерах с объединеннымисчетными входами и эпементы И-НЕ 6,7,8,9, Единичный и нулевой входы дополнительного элемента 1 памяти на триггересоответственно через инверторы 2 и 3,одни из элементов И-НЕ 6,7 и элементИЛИ соединены со счетными входами триг геров элементов 5 памяти и с выходамисоответствующих других элементов И-НЕ8,9, Вторые входы одних элементов И-НЕ6,7 подключены к нулевому и единичному выходам триггера, дополнитепьногоэпемента 1 памяти, а нулевой выход этого триггера - к информационному входусдвигающего регистра.Парафазный сдвигающий регистр работает . следующим образом.При поступлении импульсов парафазного кода йа единичный вход 1" ипи нупевой вход фОф и вход сопровождающихимпульсов (вход "СИ") открывается соответствующий эпемент И-НЕ 8 или 9 и допопнительный элемент 1 памяти на триггереустановится в соответствующее положение О или "1". Например, при поступпении импульса йа вхдд "1" и сопровождающего импульса на вход СИ триггер 45дополнительного элемента 1.памяти устновится в попожение ф 1 ф. В этом спучаена информационный вход сдвигающего регистра будет поступать соответствующийуровень с нулевого плеча названного50триггера. Поспе установки триггера дсьпопдительного элемента 1 памяти в ссьстояние "1 ф разрешается прохождениесигнапа через элемент И-НЕ 7, на второй вход которого через инвертор 3 по- .55ступает сигнал с единичного входа тригера. В этом случае эпемент И-НЕ 7формирует на своем выходе сигнап, который, поступая на объединенные счет 54 аные входы триггеров последовательно со-,единенных элементов 5 памяти, запишет информацию с информационного входа на первый триггер элемента 5 памяти. Сдвигающий сигнал на выходе элемента ИЛИ 4.возникает только после установки тригяра дополнитепьного элемента 1 памяти в состояние "1 и записи этой информации в первый элемент 5 памяти. Это, а также то, что сдвиг информации происходит задним фронтом инпульса, совершенно исключает влияние разбросов временных характеристик элементов схемы на еенормальную работу.Аналогично при поступлении нулевогозначения парафазного кода на вход фО" исопровождающего синхроимпульса на вход"СИ" триггер допопнитепьного элемента 1памяти через элемент И-НЕ 9 установится в состояние "фО", и на информационнойшине установится соответствующий уровеньКак и в первом спучае только после установки триггера дополнительного элемента 1 памяти в состояние "О" при помощи инвертора на выходе элемента И-НЕ 6 будет,формироваться сигнал, который через элемент ИЛИ 4 запишет нулевую информацию в первый элемент 5 памяти, сдвинув прежде записанную в нем информацию во второй разряд (элемент 5 памяти) регистра.Далее работа устройства происходиг анапогично описанному до полного заполнения всех последоватепьно соединенных элементов 5 памяти.Запоминание информации на триггере дополнительного эпемента 1 памяти позволяет при малых длитепьностях входных сигналов значитепьно повысить быстродействие и надежность схемы, а совместное включение этого триггера с инверторами 2,3, элементами И-НЕ 6,7 и ИЛИ 4 позволяет принять парафазный код на обычный однофазный сдвигающий регистр. Входные элементы И-НЕ 8,9 в совокупности с указанными элементами осуществляют звциту устройства от помех, возникающих во входных линиях связи формула изобретенияПарафазный сдвигающий регистр, содержвций поспедовательно соединенные эпе . менты памяти на триггерах с объединенными счетными входами и элементы И-НЕ, о т л и ч а ю щ и й с я тем, что, с цепью повышения надежности устройства и его быстродействия, он содержит дополнительный элемент памяти на триггере, ин верторы и эпемент ИЛИ, выход которого соединен со счетными входами триггеров,Составитель В. Гордоновагребельная Техред А, Щепанская р Е. Пап к Тира арстве изобре Ж662 " Подпого комитета СССРтений и открытийРаушская наб., д. 4/5 з 2951/48ЦНИИПИ сное. Уделамосква,1130 тент, г. Ужгород, ул, Проектная, 4 лиал П а входы с выходами одних элементовИ-НЕ, первые входы которых соответственно соединены с нулевым и единичнымвыходами триггера дополнительного эле-.мента памяти, вторые вХоды элементовИ-НЕ подключены к выходам инверторов,входы которых подключены к нулевому иединичному входам триггера дополнительного элемента памяти и соответствующимвыходам других элементов И-НЕ, нулевойвыход триггера дополнительного элементаявляется информационным входом сдвигающего регистра. Источники информации,принятые во внимание при экспертизе1. Шигин А. Г. Цифровые вычислительные машины, М., Энергии, 1971, с.176.2. Майоров С. А., и др, "Принципы организации цифровых машинМашиностроение, 1974, с. 128,ф 3. Букреев И. Н. и др. фМикроэлектронные схемы цифровых устройствф. М., Сов. радио, 1975, с. 141-143 (прототип).