Запоминающий элемент

ОП ИСАНИЕ ИЗОБРЕТЕНИЯ К АВТОРСКОМУ СВИДЕТЕЛЬСТВУ Союз СоветскихСоциалистическихРеспублик 11 733022(53) УДК 681.327 (088.8) ао делам изооретеиий и открытий(54) ЗАПОМИНАЮЩИЙ ЭЛ ЕМЕНТ Изобретение относится к интегральным запоминающим устройствам и может быть использовано в вычислительной технике и системах дискретной автоматики.Известен запоминающий элемент, содержащий резистор, два р-и-р транзистора и два двухэмиттерных и-р-и транзистора с перекрестными связями 111.Указанный запоминающий элемент позволяет надежно хранить записанную информацию, но для смены ее необходимо выключить одну пару транзисторов р-и-р и и-р- и типов, составляющих тиристорную структуру, и включить другую пару р-и-р и и-р-и тран. исторов, что существенно снижает его быстродействие.Кроме того, такой запоминающий элемент занимает большую плошадь при реализации его в интегральном исполнении, в связи с чем он непригоден для построения больших интегральных схем запоминающих устройств емкостью 1024 бит и более.Известен также запоминающий элемент,содержащий четыре р-и-р и два п-р-и транзистора, работающих в инверсном включении и перекрестно связанных между собой 2. 2Связи между транзисторами осуществлены таким образом, что все транзисторы имеют одну общую область и-типа проводимости что позволяет весь запоминающий элемент реализовать в одной изолированной области.Однако наличие большого количества элементов и перекрестных связей не дает возможности существенно снизить занимаемую элементом площадь и он не может быть использован также для построения больших интегральных схем запоминающих устройств.1 О Кроме того, известный запоминающийэлемент обладает малым быстродействием при считывании информации и малым током считывания, что объясняется связью запоминающего элемента с информационными шинами через медленные р-п-р транзисторы.Наиболее близким к предлагаемому является запоминающий элемент, содержащий транзистор р-и-р типа, первый и второй двухэмиттерные транзисторы п-р-п типа, адресную шину, шину опорного напряжения, причем коллектор и база р-и-р транзистора соединены соответственно с базой и коллектором первого транзистора п-р-л типа, эмиттер и-и-р транзистора соединенс адресной шиной, один эмиттер первогои-р-и транзистора соединен с шиной опорного напряжения, а другой - с первой информационной шиной; коллектор, база иодин эмиттер второго п-р-п транзистора соединены соответственно с базой, коллектором и Эмиттером, соединенным с шиной опорного напряжения, первого и-р-п транзистора, второй эмиттер второго и-р-п транзистора соединен со второй информационной шиной 13.Для записи информации в такой запоминающий элемент необходимо обеспечитьбольшой перепад напряжения между адресной и информационной шинами, так какток должен пройти через три р-и перехода(база эмиттер р-и-р транзистора, база-коллектор второго и-р-п транзистора и базаэмиттер первого п-р-п транзистора), в противном случае запись может быть неустойчивой и медленной.Кроме того, такой запоминающий элемент занимает в интегральном виде большую площадь из-за наличия четырех эмиттеров и-р-и транзисторов и перекрестнойсвязи между п-р-и транзисторами,Цель изобретения - повышение быстродействия запоминающего элемента.Указанная цель достигается тем, что база и эмиттер второго транзистора и-р-п типасоединены соответственно с эмиттером и коллектором транзистора Р-и-Р типа, коллектор - со второй информационной шиной.На чертеже представлена электрическаясхема предлагаемого запоминающего элемента.Запоминающий элемент содержит транзистор 1 р-и-р типа, двухэмиттерный транзистор 2 п-р-и типа, транзистор 3 и-р-итипа, адресную шину 4, шину опорного напряжения 5 и информационные шины 6 и 7.Эмиттер р-п-р транзистора 1 подключенк адресной шине 4, база и коллектор транзистора 1 соединены соответственно с коллектором и базой и-р-и транзистора 2, одиниз эмиттеров транзистора 2 подключен кшине опорного напряжения 5, второй -информационной шине 6, эмиттер и базап-р-и транзистора 3 подключены соответственно к коллектору и эмиттеру р-и-р транзистора 1, а коллектор транзистора 3 - кинформационной шине 7,Предлагаемый запоминающий элементработает следующим образом.В режиме хранения информации потенциал шины опорного напряжения 5 поддерживается на уровне(-3 оп,щ. (3 юдр.а. (3 ост.где Ьопщ. - напряжение на опорной шине 5,(3 м+щ. - напряжение на адресной шине 4;13, - суммарное падение напряженияна совмещенной структуре, состоящей изтранзистора 1 р-и-р типа и транзистора 2п - 9 - и типа, когда эта структура включена. 4Потенциал на информационной шине 6поддерживается на уровне(3 инф;1 ш. )(-3 ддр.а, - 213 б.э.,где Бщфз, - напряжение на информационной шине 6;Збэ - прямое падение напряжения нар-и переходе база эмиттер и-р-итранзистора.Потенциал на информационной шине 7поддерживается на уровне(3 инФ.д щ. Ф 3 ддр.а. - 1-3 б.кгде (3 бк, - прямое падение напряжейия нар-и переходе база-коллектор п-р-итранзистора.При этом, если запоминающий элемент выключен, возможно протекание тока из адресной шины 4 через коллекторный р-и переход п-р-п транзистора 3 в информационную шину 7, в зависимости от установленного на информационной шине 7 уровня напряжения. Если запоминающий элемент включен, то ток из адресной шины 4 через совмещенную (тиристорную) структуру, состоящую из р-и-р транзистора 1 и и - р-и транзистора 2, протекает в шину опорного напряжения 5, обеспечивая тем самым сохранение включенного состояния,Для записи информации в запоминающий элемент необходимо понизить уровень напряжения на информационной шине 6 до УРОВНЯ (3 инр.в.(3 ддр, - 2(3 б.э . При этом ток из адресной шины 4 потечет через р-п переход база-эмиттер п-р-и транзистора 3, через р-п переход база-эмиттер и-р-и транзистора 2 в информационную шину 6. Этот ток вызывает протекание коллектор- ного тока в п-р-и транзисторе 2. который, являясь базовым током р-и-р транзистора 1, вызывает протекание коллекторного тока в р-п-р транзисторе, который, в свою очередь является базовым током и-р-и транзистора 2. Если сумма коэффициентов передачи тока транзисторов 1 и 2 больше 1, то оба транзистора входят в насыщение и остаются в открытом состоянии. При этом прямое падение напряжения на такой структуре(3 инф, щ. (3 дАР,а. (ЗОВДля выключения запоминающего элемента (смены информации) необходимо повысить напряжение на информационной шине 6 до уровня Иинрв, )(3 мр. - .Ц а на информационной шине 7 понизить до УРОВНЯ .1 инфр,щ, ( ядр. - (36 к,При этом ток из адресной шины потечет через р-и-переход база-коллектор п-р-и транзистора 3 в информационную шину 7. Транзистор 3 в этом случае включен в инверсном733022 6нен с информационной шиной, роль этой.шины может исполнять сама коллекторнаяобласть и-р-п транзистора. Запоминающий элемент, содержащийтранзисторы р-п-р и п-р-п типов, эмиттертранзистора р-п-р типа соединен с адреснойшиной, коллектор и база - соответственнос базой и коллектором первого транзистора и-р-п типа, один эмиттер которого соединен с шиной опорного напряжения, другой эмиттер - с первой информационнойшиной, отличающийся тем, что, с цельюповышения быстродействия элемента, в нембаза и эмиттер второго транзистора и-р-итипа соединены соответственно с эмиттероми коллектором транзистора р-и-р типа, коллектор - со второй информационной шиной.Источники информации,принятые во внимание при экспертизе1. Авторское свидетельство СССР381098, кл. Ст 11 С 11/34, 1972.2. Патент США3815106, кл. 340 в 1 ,опублик. 1974.3. Авторское свидетельство СССР378955, кл. Ст 11 С 11/34, 31.01.72 (прототип). 5направлении и через его эмиттер течет токв информационную шину 7, в результате чего база-эмиттерный р-и-переход и-р-п транзистора 2 оказывается зашунтированным итранзистор 2 выключается, что приводит квыключению и р-и-р транзистора 1. Таким Формула изобретенияобразом, запоминающий элемент оказывается в выключенном состоянии,Для считывания информации на информационной шине 7 устанавливают уровеньрежима хранения информации, а на информационной шине 6 - уровень режима счи 1 Етывания11,ц,щ - 21 /бя, ( 1.)и 11 фч а,Ачр.а - 1-/оеЕсли запоминающий элемент находится вовключенном состоянии, то на информационной шине 6 устанавливается уровень1 иер,1 щ, = 1 ар.а, - 1-/опта если элемент выключен, то уровень режима считывания. По уровню напряженияна информационной шине 6 и определяетсясостояние запоминающего элемента,Предлагаемый запоминающий элементсодержит всего три элемента, кроме тогов нем отсутствуют перекрестные связи, благодаря чему он занимает малую площадь ипригоден для построения больших интегральных схем запоминающих устройств емкостью 1024 бит и больше. Благодаря тому,что коллектор и-р-и транзистора 3 соедиСоставитель Н. БТехред К. ШуфриТираж 662И Государственного коделам изобретений иосква, Ж - 35, Раушскпатент, г. Ужгород,ЦНИИП по 13035, М филиал ПППРедактор А.МаковскЗаказ 1563/13 очароваКорректорПодписноеитета СССРоткрытийя на 6., д. 4/5ул. Проектная,Вигу