Адаптивный временной дискретизатор

ОП ИСАЙЙЕ ИЗОБРЕТЕН ИЯ Союз СоветскихСоциалистическихРеспублик и 721826 К АВТОРСКОМУ СВИДЕТЕЛЬСТВУ(51)М. Кд. С 06 О 7/02Н 03 К 13/02 с присоединением заявки М Веудлрстееиий кеаитет СССР Юо аелан изебретеиий и еткрытий(23) Приоритет Опубликовано 15.03.80. Бюллетень Мв 10 Дата опубликования описания 17.03.80(72) Авторы изобретения В. А. Виттих В, Р. Панин и В. П. Якимаха Куйбышевский ордена Трудового Красного Знамени авиационный инствтут им. академика С. П. Королева(54) АДАПТИВНЫЙ ВРЕМЕННОЙ ДИСКРЕТИЗАТОР Изобретение относится к области автоматики. и вычислительной техники, в част;ности к устройствам для дискретизациинепрерывных сигналов,Известен адаптивный временной дискретизатор О 1 содержащий блок выборки5данных, блок памяти, вычитатели делитель,ограничитель, интегратор, блок сравнения,триггер пороговый элемент, генератор пилообразного напряжения и элемент ИЛИ.19 Известен также адаптивный временный дискретизатор 2)содержаший блок выборки данных, блок памяти, блок управления, блоки сравнения, ключ, триггер и измерительный элемент, включающий в себя узлы параметрического интегрирования.В этих дискретизаторах оценка погрешности кусочно-линейной аппроксимации определяется путем сравнения разности меж-у ду текушим значением сигнала и его запомненным предыдушим значением с вели%иной полученной после некоторого динамического преобразования этой разности по выбранному алгоритму. Общим недостатком устройства является пониженная помехоустойчивость,Наиболее близким к изобретению является адаптивный временной дискретизаторГЗ содержашнй блок выборки сигнала,подключенный выходом к выходу дискретизатора, сигнальным входом - ко входудискретизатора,а управляюшим входом -к выходу блока сравнения и входу блокауправления, выход которого соединен спервым входом первого блока параметрического интегрирования, второй вход которого подключен через блок памяти к входу дискретизатора, Блок параметрического интегрирования входит в состав измерительного элемента, подключенного выходом к входу блока сравнения,Недостатком такого устройства является низкая помехоустойчивость, которая вслучае адаптивной дискретизации сигналовсодержаших высокочастотную флуктуацнонную составляющую помех, приводит к снижению точности измерения погрешности72 1826о- управляемый резистор и конденсатор постоянной емкости. Постоянная временис- цепи, состоящей из конденсатора и управбло- ляемого резистора, изменяется линейново времени с коэффициентом равным1/Ф +1, то есть РИС =Спричем п фф 1 для первого блока интегрирования 5, 11 н = 2 для второго блока 6,ич = 3 для третьего блока 7.ей ОНапряжение на выходе каждого блокапараметрического интегрирования 5, 6 и 7юй(напряжение на конденсаторе) в моменткивремени 1 определяется выражениемду1 П+ 1к О =с ЯСс 1 сЕ,вхо 111 Щ+1оду где С- - переменная интегрирования,Входной сигнал 8(Ф) преобразованра- ный в блоках 5, 6, 7, далее суммируетвто 20 ся в сумматоре 4 с масштабными коэффициентами, равными 1,5; -4 и 2,5 соответ,йственно для выходных напряжений первоеди- го, второго и третьего блоков параметриыхо ческого интегрирования.,ро Ь Таким образом, на выходе сумматора4 формируется оценка погрешности кусочегри- но-линейной аппроксимации сигнала Я (С)рав- равнаяо =4,1 юссю- - "," юлю+ны - Соед-- ",с 8 сцас,оВ частности, если входной сигнал из 35 меняется линейно, т.е. аппроксимации сигнала и уменьшению к эффициента сжатия, а следовательно, к снижению эффективности адаптивной ди кретизации. Наличие в дискретизаторе ка памяти также приводти к появлению дополнительной аппаратурной ошибки иэ рения погрешности аппроксимации.Целью изобретения является повыше ние помехоустойчивости дискретиэатора и точности измерения погрешности лин ной аппроксимации входного сигнала.С этой целью в адаптивный времен 1 дискретизатор, содержащий блок выбор сигнала, подключенный выходом к выхо дискретиэатора, сигнальным входом - входу дискретизатора, с управляющим дом - к выходу блока сравнения и вх блока управления, выход которого соед нен с первым входом первого блока па метрического интегрирования, введены рой и третий блоки параметрического тегрирования и сумматор, подключеннь выходом к входу блока сравнения и со ненный соответствующими входами с в дами блоков параметрического интегр вания, причем первые входы второго и третьего блоков параметрического инт рования соединены с выходом блока уп дения, а вторые входы всех блоков па метрического интегрирования подключе к входу дискретиэаторд,На чертеже показана блок-схема пр лагаемого дискретизатора.А даптивный временной дискретизато содержит блок выборки сигнала 1, под ключенный выходом к выходу дискретизатора, сигнальным входом - к входу дискретизатора, управляющим входом - к вы-. ходу блока сравнения 2 и входу блока управления 3, Вход блока сравнения 2 сое 40гдинен с выходом сумматора 4, соответств юшие вхокото ого по лючены к выЗО-.)=8 Со)+К Сгде 8(о) - начальное для данного интервала дискретизации значение входногосигнала,У дь р дкходам первого, второго и третьего блопараметрического интегрирования 5 дет равно нулю Есди же днй сигнал 6 и 7. Первые входы блоков интегрирова изменяется нелинейно, то на выходе сумния 5, 6 и 7 соединены с выходом блока матора 4 будет формироваться отличное управления 3, а вторые входы блоков 5, от нуля напряжение, которое поступает 6 и 7 подключены к 1. входу дискретизатора. на вход блока сравнения 2, где сравниваДискретизатор работает следующим об- ется с величиной допустимой погрешносЯ ти аппроксимации ,В момент времениВ начальный момент времени (1 =О ) Т, когда значение О . станет равным , входной сигнал ЯИ) поступает на сиг- с выхода блока сравнения 2 поступает нальный вход блока выборки сигнала 1 и сигнал на управляющий вход блока выбор- вторые входы блоков интегрирования 5, ки сигнала 1 и на вход сброса в нуль 6 и 7. Блоки параметрического интегриро 55 блока управления 3, На выходе блока вывалия 5, 6 и 7 служащие ддя преобразова-. борки 1 появляется отсчет значения сигния сигнала 1-.11 образованы делителями нала и начинается новый цикл измерения напряжения, каждый из которых содержит погрешности линейный аппроксимации.5 721826 бПрименение трех блоков параметричес- рования, о т л и ч а ю ш и й с я тем,кого интегрирования выгодно отличает что, с целью повышения помехоустойчипредлагаемое устройство от прототипа, вости дискретизатора и точности измеретак как позволяет реализовать помехоус- ния погрешности линейной аппроксимациитойчивый алгоритм адаптивной временнойвходного сигнала в дискретизатор введедискритизации и обеспечивает эффективную ны второй и третий блоки параметричесоценку погрешности линейной аппроксима- кого интегрирования и сумматор, подклюции при значительном уровне флуктуаци- ченный выходом к входу блока сравненияонных аддитивных помех. При этом отпа- и соединенный соответствующими входамидает необходимость в запоминании начальО с выходами блоков параметрического инного для каждого интервала дискретизации тегрирования, причем первые входы втозначения входного ситнала, что позволяет рого и третьего блоков параметрическогоповысить аппаратурную точность измере- интегрирования соединены с выходом блония погрешности линейной аппроксимации, а управления, а вторые входы всех блоков параметрического интегрирования подключены к входу дискретизатора,ф ормула изобретения д/7 М Составитель С. Казинов дактор Н. Каменская Техред Н, Ковалева Корректор В, БутягаЗаказ 132/40 Тираж 751 Подписное ЦНИИПИ Государственного комитета СССР по делам изобретений и открытий/5 Филиал ППП "Патент", г, Ужгород, ул, Проектная, 4 А даптивный временной дискретизатор, содержащий блок выборки сигнала, подклю 20 ченный выходом к выходу дискретизатора, сигнальным входом - к входу дискретизатора, а управляющим входом - к выходу блока сравнения и входу блока управления, выход которого соединен с первым входом первого блока параметрического интегриИсточники информации,принятые во внимание при экспертизе 1. Авторское свидетельство СССР% 570059, кц. б 06 С 7/02, 1976. 2, Авторское свидетельство СССР Ио 525244, кл, б 06 О 7/02, 1975. 3, Авторское. свидетельство СССР М 394800, кл, Я 06 С 7/02, 1971